L'expansion mondiale de TSMC : Taiwan, Arizona, Japon, Allemagne

Quand une puce d'intelligence artificielle sort d'un centre de données, elle a presque toujours commencé son existence dans une salle blanche gérée par une seule entreprise : Taiwan Semiconductor Manufacturing Company, plus connue sous ses initiales TSMC. Ce fondeur taïwanais grave la grande majorité des processeurs avancés de la planète, des accélérateurs qui entraînent les grands modèles de langage jusqu'aux puces des smartphones. Longtemps concentrée sur l'île de Taiwan, sa production s'étend désormais sur plusieurs continents. Comprendre cette TSMC expansion mondiale fabs, c'est comprendre l'un des chantiers industriels les plus structurants de la décennie, celui qui conditionne la disponibilité même du matériel dont dépend l'essor de l'IA.

Cet article propose une vue d'ensemble claire et sourcée de ce déploiement géographique. Nous suivrons les quatre grands pôles de cette carte industrielle : le socle historique de Taiwan, le campus d'Arizona aux États-Unis, l'usine de Kumamoto au Japon et la nouvelle implantation de Dresde en Allemagne. L'objectif n'est pas de commenter des cours de Bourse ni de prédire l'avenir, mais d'expliquer simplement pourquoi un fabricant de puces choisit d'ouvrir des sites loin de son berceau, ce que chaque implantation apporte, et comment lire cette dynamique de fond. Un panorama pour non-spécialistes, précis sur les faits et posé sur le ton.

Pourquoi TSMC pèse autant dans la chaîne des puces

Avant de parcourir la carte, il faut poser une notion clé : le modèle du fondeur, ou foundry. Dans l'industrie des semi-conducteurs, deux métiers distincts coexistent. D'un côté, les entreprises qui conçoivent les puces — Apple, Nvidia, AMD, Qualcomm, MediaTek et bien d'autres — dessinent les plans mais ne possèdent pas d'usine. De l'autre, les fondeurs fabriquent physiquement ces puces à partir des plans reçus. TSMC a inventé et perfectionné ce modèle « pure-play foundry » : elle ne conçoit pas ses propres produits concurrents de ses clients, elle se contente de graver les leurs. Cette neutralité industrielle explique une grande partie de sa position centrale.

La deuxième raison tient à la finesse de gravure. On mesure l'avancée d'un procédé de fabrication en nanomètres — le « nœud » technologique. Plus le chiffre est petit, plus les transistors sont miniaturisés, ce qui permet de loger davantage de puissance dans une même surface tout en consommant moins d'énergie. TSMC maîtrise les nœuds les plus fins du marché, et c'est précisément sur ces procédés de pointe que se jouent les puces d'IA les plus recherchées. Les accélérateurs qui font tourner les modèles de langage réclament ce que la gravure sait offrir de mieux, et ce mieux sort aujourd'hui essentiellement des salles blanches du fondeur taïwanais.

Concevoir une puce et la fabriquer sont deux métiers différents. TSMC ne fait que le second, mais elle le fait pour presque tout le monde — d'où sa position d'infrastructure partagée de l'électronique moderne.

Cette concentration a une conséquence directe : une part considérable de la capacité de gravure avancée se trouvait, jusqu'à récemment, sur une seule île. Pour les clients comme pour les États, la question de la répartition géographique de cette production est devenue un sujet de premier plan. C'est le fil conducteur de l'expansion que nous détaillons ici : passer d'un modèle très centralisé à un réseau réparti sur plusieurs régions, sans jamais sacrifier le niveau technologique. Cette évolution répond à trois moteurs complémentaires que nous retrouverons partout : la demande d'IA qui tire les volumes vers le haut, la volonté des clients d'avoir une production plus proche d'eux, et les politiques publiques qui encouragent l'implantation locale d'usines de puces.

Trois moteurs pour comprendre la carte

La demande d'IA. L'entraînement et le déploiement des grands modèles réclament d'énormes quantités de puces avancées. Cette poussée de commandes justifie l'ouverture de nouvelles lignes de production.
La proximité client. Fabriquer une partie des puces sur les marchés où elles sont consommées rassure les grands donneurs d'ordre et raccourcit certaines chaînes logistiques.
Le soutien public. États-Unis, Japon et Union européenne ont mis en place des dispositifs pour attirer et financer partiellement les usines de semi-conducteurs sur leur sol.

Taiwan, le socle historique et la pointe technologique

Malgré l'expansion internationale, le cœur battant de TSMC reste à Taiwan. C'est là que se trouvent les usines les plus avancées, celles qui inaugurent chaque nouveau nœud technologique avant qu'il ne soit éventuellement déployé ailleurs. Deux régions concentrent l'essentiel de cette pointe : le nord de l'île autour de Hsinchu, berceau historique du fondeur, et le sud autour de Kaohsiung, qui monte en puissance. Ces sites de très grande taille sont surnommés « GigaFabs » en raison de leurs volumes de production.

L'illustration la plus parlante de ce rôle moteur est le procédé N2, la génération de gravure en 2 nanomètres. Selon plusieurs sources spécialisées, la production en volume du N2 a démarré au quatrième trimestre 2025, avec le site Fab 22 de Kaohsiung en tête, suivi de près par Fab 20 à Hsinchu. Ce nœud représente un saut de performance mesurable : d'après les données rapportées, le N2 apporte de l'ordre de 10 à 15 % de gain de vitesse, ou 25 à 30 % de baisse de consommation, par rapport au procédé précédent en 3 nanomètres. Pour des puces d'IA gourmandes en énergie, ce type de progrès compte énormément.

À retenir. Le passage du 3 nm au 2 nm (nœud N2) représente un saut mesurable : environ 10 à 15 % de gain de vitesse ou 25 à 30 % de baisse de consommation, à performance égale. Pour les puces d'IA qui tournent en continu dans les centres de données, c'est ce gain sur la facture énergétique qui rend chaque génération de nœud précieuse.

La montée en cadence de cette capacité 2 nanomètres illustre l'ampleur des investissements. Selon TrendForce, la capacité combinée des sites taïwanais (Hsinchu et Kaohsiung) devait dépasser 50 000 tranches de silicium par mois fin 2025, avec un objectif de l'ordre de 120 000 à 130 000 tranches par mois fin 2026 — une trajectoire de croissance forte au fil des trimestres, ces chiffres restant des projections indicatives susceptibles d'évoluer. Ces « tranches », ou wafers, sont les disques de silicium sur lesquels des centaines de puces sont gravées simultanément. Le fait, largement relayé, que cette capacité de pointe soit réservée très en amont par les clients témoigne de l'intensité de la demande pour les nœuds les plus fins.

Taiwan garde une longueur d'avance : c'est là que naissent les nœuds les plus avancés. Les autres sites du réseau reçoivent ensuite des procédés éprouvés, adaptés à leurs marchés locaux.

Ce point mérite d'être souligné pour bien lire la carte : l'expansion internationale ne signifie pas que Taiwan cède sa place. Le modèle qui se dessine est celui d'un centre d'innovation qui reste taïwanais, entouré d'un réseau de sites répartis dans le monde. Les usines à l'étranger prennent en charge des volumes croissants, souvent sur des procédés déjà maîtrisés à Taiwan, tandis que l'île continue de lancer les toutes premières générations. Cette organisation en étoile permet d'augmenter la capacité totale tout en préservant l'écosystème de recherche et de savoir-faire concentré sur place.

La notion de « nœud » en clair

Pour un lecteur non technicien, retenons une image simple. Un nœud comme le 28 nanomètres est aujourd'hui un procédé mature, robuste et éprouvé : parfait pour les puces de voitures, d'électroménager ou d'équipements industriels, où la fiabilité prime sur la course à la miniaturisation. Un nœud comme le 2 nanomètres est au contraire à la frontière du possible : réservé aux processeurs et accélérateurs les plus exigeants, il coûte plus cher à produire mais offre le meilleur rapport performance-consommation. Cette gradation explique pourquoi chaque implantation de TSMC se voit attribuer des nœuds différents selon les besoins de son marché. Loin d'être un détail technique, cette répartition est la clé de lecture de toute la stratégie géographique.

Simulateur : combien le passage au 2 nm fait-il économiser ?

Le nœud N2 de TSMC apporte, selon les données rapportées dans l'article, 25 à 30 % de baisse de consommation par rapport au 3 nm. Estimez l'impact concret à l'échelle d'un centre de calcul.

Puissance d'une puce en 3 nm (watts)

Nombre de puces dans le centre

Hypothèse : N2 = −25 à −30 % de consommation vs 3 nm (sources spécialisées citées dans l'article). Estimation indicative, hors autres facteurs (refroidissement, rendement).

Arizona, le grand campus américain

La pièce la plus visible de l'expansion se situe aux États-Unis, dans la région de Phoenix, en Arizona. TSMC y bâtit un vaste campus industriel dont l'engagement financier cumulé annoncé atteint 165 milliards de dollars, décrit par plusieurs sources comme le plus important investissement direct étranger de l'histoire des États-Unis. Ce montant couvre un ensemble complet : six usines de gravure, deux installations d'assemblage et de conditionnement avancé, ainsi qu'un centre de recherche et développement, le tout sur un terrain de plusieurs milliers d'hectares.

À retenir. Avec 165 milliards de dollars d'engagement cumulé, le campus d'Arizona est décrit comme le plus important investissement direct étranger de l'histoire des États-Unis. Et l'ambition ne se limite pas aux volumes : environ 30 % de la future capacité 2 nm du groupe pourrait à terme s'y trouver — soit une part significative de la production la plus pointue, hors de Taiwan.

Le calendrier de ce campus est instructif car il montre la logique de montée en gamme progressive. La première usine d'Arizona a démarré sa production de masse au quatrième trimestre 2024, sur un procédé en 4 nanomètres, servant notamment des clients comme Apple et Nvidia d'après les informations disponibles. La deuxième usine est prévue pour une entrée en production commerciale sur un nœud en 3 nanomètres, autour de 2027 selon les sources. La troisième usine viserait un procédé en 2 nanomètres à un horizon situé vers 2028-2029. On voit ici comment un site étranger rattrape peu à peu le niveau technologique de Taiwan, génération après génération.

Un chiffre résume l'ambition affichée pour l'Arizona : selon les communications rapportées, une part de l'ordre de 30 % de la future capacité en 2 nanomètres et procédés plus avancés du groupe pourrait à terme se trouver sur ce campus américain. Ce n'est pas anodin. Cela signifie qu'une fraction significative de la production la plus pointue — celle qui alimente précisément les puces d'IA — s'installe hors de Taiwan, sur un site opéré par le même fondeur avec ses standards de qualité.

Le rôle du soutien public américain

L'implantation en Arizona s'inscrit dans le cadre du CHIPS and Science Act, la loi américaine destinée à relancer la fabrication de semi-conducteurs sur le territoire national. En novembre 2024, ce dispositif a accordé à TSMC Arizona jusqu'à 6,6 milliards de dollars de financement direct, complétés par jusqu'à 5 milliards de dollars de prêts, selon le département du Commerce américain. Ce type d'appui public illustre le troisième moteur évoqué plus haut : sans effacer l'écart de coût qui existe entre produire à Taiwan et produire aux États-Unis, il rend l'équation économique plus soutenable pour le fondeur.

Il faut toutefois garder un regard mesuré. Plusieurs analyses rappellent que construire et exploiter des usines de pointe hors de Taiwan reste plus coûteux, du fait de la main-d'œuvre, de la chaîne de fournisseurs à reconstituer localement et de la courbe d'apprentissage des équipes. L'ouverture d'un site à l'étranger est donc un pari de long terme, où le soutien public et la proximité client viennent compenser un surcoût opérationnel initial. Les rapports font aussi état de discussions sur une extension possible du nombre d'usines en Arizona, dans le cadre plus large de négociations commerciales entre les États-Unis et Taiwan. Ces perspectives restent, à ce stade, des orientations à confirmer.

Pôle	Localisation	Nœuds visés	Jalon rapporté
Socle historique	Hsinchu & Kaohsiung (Taiwan)	2 nm (N2) et procédés avancés	Production N2 en volume dès le T4 2025
Campus américain	Phoenix, Arizona (États-Unis)	4 nm, puis 3 nm et 2 nm	1re usine en production dès le T4 2024
Site japonais (JASM)	Kumamoto (Japon)	12/16/22/28 nm, 2e usine vers le 3 nm	1re usine en production fin 2024
Site européen (ESMC)	Dresde (Allemagne)	28/22 nm et 16/12 nm	Production visée fin 2027

Sources : communications TSMC/JASM/ESMC et presse spécialisée (TrendForce, Focus Taiwan, Digitimes), 2024-2026.

Kumamoto, le pôle japonais tourné vers l'automobile et l'industrie

Direction le Japon, sur l'île de Kyushu, où TSMC opère à travers une coentreprise nommée JASM (Japan Advanced Semiconductor Manufacturing). Cette structure associe le fondeur taïwanais à des partenaires industriels japonais : Sony, Denso, et, selon les sources, une participation de Toyota. Cette configuration en dit long sur la vocation du site : servir en priorité les besoins de l'électronique automobile, de l'industrie et de l'électronique grand public, secteurs où les partenaires japonais sont fortement présents.

La première usine de Kumamoto a démarré sa production de volume fin 2024, avec, d'après les informations disponibles, un très bon niveau de rendement dès le lancement. Le rendement, ou yield, mesure la proportion de puces fonctionnelles sur une tranche de silicium — un indicateur central de la maturité d'une usine. Cette première ligne s'appuie sur des procédés matures : 12, 16, 22 et 28 nanomètres, parfaitement adaptés aux composants automobiles et industriels. On retrouve ici la logique de répartition évoquée plus haut : le Japon reçoit des nœuds éprouvés, calibrés pour les usages de ses clients locaux, pendant que Taiwan garde les toutes dernières générations.

L'évolution la plus intéressante concerne la deuxième usine, en construction sur le même site. Le plan initial, centré sur des procédés automobiles, a été révisé pour intégrer un nœud plus avancé en 3 nanomètres, afin de répondre à la forte demande liée à l'IA d'après les sources rapportées. L'installation des équipements et le démarrage de la production de masse de cette seconde usine sont attendus vers 2028. Avec ses deux usines, le site de Kumamoto ambitionne d'offrir une large palette de procédés — du 40 nanomètres jusqu'au 3 nanomètres — couvrant l'automobile, l'industrie, l'électronique grand public et les applications de calcul haute performance.

Kumamoto illustre la souplesse du modèle : un site pensé pour l'automobile s'oriente progressivement vers des nœuds plus avancés, parce que la demande d'IA redessine les priorités industrielles.

Sur le plan financier, l'investissement cumulé de JASM dépasse, selon les sources, la barre des 20 milliards de dollars pour l'ensemble des deux usines. Les données rapportées font également état d'un premier trimestre positif pour l'unité japonaise, signe d'une montée en régime concrète du site. Là encore, restons prudents : les calendriers d'installation et de démarrage des secondes lignes évoluent au gré de la demande et des décisions industrielles, et certaines dates restent des objectifs annoncés plutôt que des faits actés. Le mouvement de fond, en revanche, est net : le Japon s'affirme comme un maillon stable de ce réseau mondial, adossé à des partenaires industriels solidement implantés.

Pourquoi associer Sony, Denso et Toyota

Cette architecture de coentreprise n'est pas un simple montage financier. Elle traduit une manière de bâtir un site à l'étranger en s'appuyant sur l'écosystème local. Sony est un acteur majeur des capteurs d'image, Denso et Toyota sont au cœur de l'industrie automobile mondiale. En associant ces partenaires, JASM sécurise à la fois des débouchés et un ancrage industriel, tout en bénéficiant d'un soutien public japonais évoqué dans plusieurs analyses. Ce schéma se retrouvera, sous une autre forme, en Europe : construire loin de Taiwan passe souvent par des alliances avec des acteurs déjà présents sur le marché visé.

Dresde, l'ancrage européen au cœur de la « Silicon Saxony »

Le quatrième pôle est le plus récent : Dresde, en Allemagne, au cœur de la région de Saxe surnommée « Silicon Saxony » pour sa densité d'acteurs des semi-conducteurs. Ici, TSMC opère via une nouvelle coentreprise appelée ESMC (European Semiconductor Manufacturing Company). Fidèle à la logique observée au Japon, cette structure associe le fondeur à des partenaires européens de premier plan : Bosch, Infineon et NXP. Le fondeur taïwanais y détient la part majoritaire, tandis que les trois partenaires européens se partagent des participations plus modestes.

Le chantier de Dresde représente un investissement global chiffré à plus de 10 milliards d'euros. Sa construction a débuté en 2024, et selon les sources, le gros œuvre de la structure a été achevé fin 2025, avec une production visée pour fin 2027. L'usine est conçue comme un site à procédés multiples, avec une capacité cible de l'ordre de 40 000 tranches de 300 millimètres par mois à pleine exploitation. Les procédés annoncés sont des nœuds matures et intermédiaires : du 28/22 nanomètres et du 16/12 nanomètres, exactement le type de gravure recherché par les industries automobile et industrielle européennes.

Le financement de Dresde illustre de façon particulièrement claire le poids du soutien public dans ces projets. D'après les sources, l'ensemble s'appuie sur des subventions de la Commission européenne et du gouvernement allemand couvrant environ la moitié du capital total. La contribution publique allemande est évaluée autour de 5 milliards d'euros, TSMC détenant environ 70 % du capital de la coentreprise, Bosch, Infineon et NXP se partageant chacun une participation de l'ordre de 10 %. Ce projet est présenté comme la première usine allemande approuvée au titre du régime d'aides d'État dans le cadre du European Chips Act, la loi européenne sur les puces.

Dresde est devenue la vitrine du European Chips Act : un projet où alliance industrielle et financement public convergent pour rapprocher de l'Europe une partie de la production de puces.

Le contexte européen mérite une explication. L'Union européenne s'est fixé un objectif ambitieux : porter à 20 % la part mondiale de capacité de production de semi-conducteurs sur son sol à l'horizon 2030. Cet objectif repose, dans les faits, sur un petit nombre de grands projets d'usines, et Dresde en est devenu l'un des piliers les plus concrets. Les sources notent que l'importance relative de ce site s'est accrue après l'abandon, en juillet 2025, d'un autre grand projet d'usine en Allemagne (le méga-site Intel de Magdebourg), ce qui a reporté une bonne partie des attentes européennes sur le projet de la Saxe. Le site s'installe d'ailleurs sur des terrains préparés à proximité d'un campus industriel existant, tirant parti d'un tissu local déjà orienté vers l'électronique.

Ce que l'Europe attend de ce site

Pour l'Union européenne, l'enjeu de Dresde n'est pas d'accueillir les nœuds les plus fins — ce n'est pas la vocation du site — mais de disposer d'une capacité de production fiable pour les puces dont l'industrie du continent a besoin au quotidien. L'automobile européenne, très dépendante des composants, a connu par le passé des tensions d'approvisionnement qui ont marqué les esprits. Une usine locale sur des procédés matures apporte une réponse pragmatique à ce besoin de résilience. C'est une pièce de robustesse plus qu'une pièce de prestige technologique, et cette lecture aide à comprendre le choix des nœuds retenus.

Le maillon souvent oublié : l'assemblage avancé

Un panorama de l'expansion de TSMC serait incomplet s'il s'arrêtait à la gravure. Fabriquer les puces les plus fines ne suffit pas : il faut ensuite les assembler intelligemment. C'est le domaine de l'advanced packaging, ou assemblage avancé, une étape qui prend une importance croissante avec l'IA. Ce maillon explique d'ailleurs pourquoi le campus d'Arizona comporte, en plus de ses usines de gravure, deux installations dédiées au conditionnement des puces. Comprendre ce point aide à saisir la logique complète du réseau mondial.

De quoi s'agit-il concrètement ? Les accélérateurs d'IA les plus puissants ne sont pas une seule et unique puce, mais un assemblage de plusieurs composants placés côte à côte sur un même support : le processeur de calcul et des mémoires à très haut débit, dites HBM (High Bandwidth Memory). Rapprocher physiquement ces éléments réduit la distance que les données doivent parcourir, ce qui augmente les performances et diminue la consommation. La technique phare de TSMC pour cet assemblage porte un nom devenu familier des spécialistes : le CoWoS (Chip on Wafer on Substrate). Sans cette étape, les puces d'IA les plus performantes ne pourraient tout simplement pas exister sous leur forme actuelle.

La gravure fabrique les briques, l'assemblage avancé les fait tenir ensemble. Pour l'IA, cette seconde étape est devenue aussi stratégique que la première.

La demande pour ce type d'assemblage a connu une progression remarquable. D'après les sources spécialisées, la capacité mensuelle de CoWoS de TSMC est passée d'environ 35 000 tranches par mois fin 2024 à environ 75 000-80 000 mi-2026, avec un objectif annoncé de l'ordre de 120 000 à 130 000 tranches par mois fin 2026 (chiffres rapportés mi-2026, indicatifs et susceptibles d'évoluer). Les responsables du fondeur ont décrit cette capacité comme très tendue et réservée par avance sur cette période. Plusieurs analyses indiquent qu'un client majeur du calcul IA aurait mobilisé une part prépondérante de cette capacité d'assemblage pour 2025 et 2026, tandis que la demande émane aussi de nombreux autres acteurs concevant leurs propres puces spécialisées, y compris des grands noms du cloud.

À retenir. La capacité CoWoS a plus que doublé en moins de deux ans (de ~35 000 tranches/mois fin 2024 à 75 000-80 000 mi-2026), avec un objectif de 120 000-130 000 fin 2026. Malgré cela, elle reste tendue et réservée par avance. Suivre ce chiffre est le meilleur indicateur avancé de la disponibilité future des puces d'IA : quand CoWoS augmente, les livraisons d'accélérateurs peuvent suivre.

Ce contexte éclaire un aspect concret de l'expansion : les installations d'assemblage prévues en Arizona répondent à un besoin bien réel de rapprocher aussi cette étape finale des marchés. Selon les sources, la mise en service de capacités d'assemblage avancé sur le sol américain est envisagée à un horizon situé vers 2028, avec des plans qui se sont précisés fin 2025. Là encore, restons dans le registre des objectifs annoncés. Le message de fond est simple : l'expansion mondiale de TSMC ne concerne pas seulement la gravure des puces, mais l'ensemble de la chaîne qui mène du silicium brut à l'accélérateur d'IA fini. C'est un point souvent négligé dans les analyses grand public, alors qu'il conditionne une part croissante des performances.

Pourquoi ce maillon devient un facteur limitant

Un point mérite d'être expliqué sans dramatiser : pendant un temps, ce n'est plus la gravure mais l'assemblage avancé qui a représenté le principal facteur limitant pour livrer des puces d'IA. Autrement dit, on savait graver les processeurs, mais la capacité d'assemblage ne suivait pas toujours le rythme de la demande. Cette situation explique l'effort d'agrandissement massif décrit plus haut, et illustre une réalité industrielle utile à retenir : dans une chaîne de production, la contrainte se déplace. Résoudre un point de tension révèle souvent le suivant. Pour l'observateur de l'IA, suivre l'évolution de cette capacité d'assemblage est un excellent indicateur avancé de la disponibilité future des puces.

D'une île à un réseau : la logique de fond

Prenons un peu de hauteur pour situer ce mouvement dans le temps. Pendant des décennies, le modèle de TSMC a reposé sur une concentration assumée. Regrouper la recherche, les ingénieurs, les fournisseurs et les usines sur un même territoire présentait des avantages considérables : des équipes qui échangent facilement, une chaîne d'approvisionnement dense et réactive, une courbe d'apprentissage partagée entre les sites. Cette proximité a largement contribué à l'excellence technologique du fondeur. Comprendre cet héritage aide à mesurer l'ampleur du changement en cours.

Pourquoi, dès lors, s'étendre à l'international, au prix de surcoûts et de complexité ? La réponse tient à l'évolution du contexte. D'un côté, la demande pour les puces avancées a explosé avec l'IA, au point qu'une seule région ne pouvait raisonnablement porter seule toute la croissance de capacité attendue. De l'autre, les grands clients et les États ont exprimé une préférence pour une production plus répartie et plus proche de leurs marchés respectifs. Enfin, les programmes de soutien public — le CHIPS Act américain, les dispositifs japonais, le European Chips Act — ont rendu ces implantations lointaines économiquement plus abordables. La conjonction de ces facteurs a transformé un modèle très centralisé en un réseau réparti.

Il serait toutefois réducteur de voir dans cette expansion une simple contrainte subie. Elle porte aussi une logique industrielle positive : servir chaque marché avec les procédés qui lui conviennent, répartir la production sur plusieurs sites pour gagner en robustesse d'approvisionnement, et tisser des alliances avec des partenaires industriels solides — Sony et Denso au Japon, Bosch, Infineon et NXP en Europe. Ces coentreprises ne sont pas des montages financiers de circonstance : elles ancrent chaque usine dans l'écosystème local et sécurisent des débouchés. Le résultat est une organisation plus résiliente, où plusieurs régions disposent d'une capacité de production, tout en gardant à Taiwan le rôle de laboratoire des générations les plus avancées.

L'expansion n'est pas une fuite hors de Taiwan, mais l'ajout d'un réseau autour d'un centre qui reste taïwanais. C'est un élargissement, pas un déplacement.

Un dernier élément de contexte mérite d'être posé avec mesure. Ces investissements colossaux — des dizaines de milliards de dollars par site — traduisent une conviction partagée par le fondeur et par les États : la demande de puces avancées, portée notamment par l'IA, s'inscrit dans la durée. Bâtir une usine de pointe prend plusieurs années ; décider de la construire, c'est parier sur des besoins qui existeront encore à sa mise en service. Le fait que quatre grands pôles se développent en parallèle, avec le concours de plusieurs gouvernements et de partenaires industriels de premier plan, est en soi un signal fort sur la trajectoire attendue du secteur.

Comment lire cette carte mondiale sans se tromper

Une fois les quatre pôles parcourus, une image cohérente se dégage. TSMC ne se contente pas de dupliquer ses usines à l'identique aux quatre coins du monde. Elle organise une spécialisation par site, en fonction des marchés et des procédés. Taiwan concentre l'innovation et les nœuds les plus avancés. L'Arizona vise progressivement le haut de gamme pour le marché américain, porté par la demande d'IA. Le Japon sert l'automobile et l'industrie tout en montant en gamme. L'Allemagne apporte une capacité mature au service de l'industrie européenne. Chaque implantation répond à une combinaison spécifique des trois moteurs : demande d'IA, proximité client et soutien public.

Pour un lecteur qui veut suivre ce dossier dans le temps, voici quelques repères de méthode utiles, valables au-delà de l'actualité immédiate.

Distinguer l'annonce du démarrage effectif. Un investissement annoncé n'est pas une usine en production. Les calendriers d'installation d'équipements et de montée en cadence peuvent évoluer ; il faut vérifier la nature exacte de chaque information.
Regarder le nœud, pas seulement le lieu. Une usine en Arizona sur du 2 nanomètres et une usine à Dresde sur du 28 nanomètres ne jouent pas le même rôle. Le procédé indique la fonction réelle du site dans le réseau.
Situer le soutien public. Comprendre quelle part revient aux subventions permet de mesurer la logique économique d'un site, sans pour autant y voir la totalité de l'histoire.
Ne pas confondre expansion et déplacement. Ouvrir des usines ailleurs n'implique pas que Taiwan perde son rôle. Le centre d'innovation reste sur l'île ; le réseau s'ajoute autour.

Cette méthode de lecture vaut aussi pour l'observateur de l'IA. La disponibilité des puces avancées conditionne directement le rythme auquel les modèles peuvent être entraînés et déployés. Multiplier les sites de production capables de graver ces puces — même si les toutes dernières générations restent d'abord à Taiwan — élargit la base industrielle sur laquelle repose l'ensemble de l'écosystème. C'est en cela que la carte des usines TSMC intéresse bien au-delà du cercle des spécialistes du silicium : elle dessine, en creux, la trajectoire matérielle de l'intelligence artificielle.

Les points à retenir

Résumons l'essentiel de cette vue d'ensemble en quelques idées simples. TSMC demeure l'acteur central de la fabrication des puces avancées, avec un socle technologique fermement ancré à Taiwan, où démarrent les nœuds les plus fins comme le 2 nanomètres. Autour de ce cœur, un réseau international se déploie : un grand campus en Arizona qui monte progressivement en gamme, un site japonais adossé à des partenaires industriels et tourné vers l'automobile puis vers des nœuds plus avancés, et une usine européenne à Dresde qui apporte une capacité mature soutenue par les pouvoirs publics.

Trois forces expliquent ce mouvement : une demande d'IA qui tire les volumes, une recherche de proximité avec les clients et les marchés, et des politiques publiques qui accompagnent l'implantation locale. Aucune de ces implantations n'est une simple copie ; chacune joue un rôle précis, avec ses nœuds, ses partenaires et son calendrier. Enfin, la prudence reste de mise sur les dates et les capacités annoncées, qui restent des objectifs susceptibles d'évoluer. Ce qui est solide, en revanche, c'est la direction : le passage d'une production très concentrée à un réseau réparti, sans perte du niveau technologique. Une transformation industrielle discrète mais décisive, qui mérite d'être suivie avec attention et sans idéalisation.

Pour qui s'intéresse à l'intelligence artificielle, cette carte constitue un excellent point d'entrée vers un sujet trop souvent laissé aux seuls spécialistes du matériel. Derrière chaque avancée logicielle spectaculaire, il y a des salles blanches, des tranches de silicium et des usines qui, aujourd'hui, s'installent sur plusieurs continents. Comprendre où et comment ces puces sont fabriquées, c'est se donner les moyens de lire l'actualité de l'IA avec un temps d'avance, en repérant les signaux de fond plutôt que les seuls effets d'annonce.

Questions fréquentes pour aller plus loin

Pour clôturer ce panorama, voici quelques questions simples que se posent souvent les lecteurs découvrant le sujet, avec des réponses posées et sans jargon inutile.

TSMC quitte-t-elle Taiwan ?

Non. Les usines les plus avancées, où démarrent les nouveaux nœuds comme le 2 nanomètres, restent à Taiwan. L'expansion internationale ajoute des sites autour de ce cœur, sans le vider de sa substance. Il faut lire ce mouvement comme un élargissement du réseau, pas comme un abandon de l'île.

Toutes les usines fabriquent-elles les mêmes puces ?

Non, et c'est un point essentiel. Chaque site reçoit des procédés adaptés à son marché. Dresde et la première usine de Kumamoto se concentrent sur des nœuds matures pour l'automobile et l'industrie, tandis que l'Arizona vise progressivement les procédés les plus fins. Le lieu ne dit pas tout ; c'est le nœud technologique qui révèle la fonction réelle d'une usine.

Pourquoi construire à l'étranger si cela coûte plus cher ?

Parce que trois bénéfices compensent le surcoût : rapprocher la production des clients et des marchés, répartir la capacité sur plusieurs régions pour gagner en robustesse, et profiter des soutiens publics mis en place par les États. C'est un arbitrage de long terme, où la résilience et la proximité pèsent autant que le coût de production immédiat.

Quel rapport avec l'intelligence artificielle ?

Direct. Les puces qui entraînent et font fonctionner les modèles d'IA sont gravées sur les nœuds les plus avancés et assemblées grâce au packaging avancé. Élargir la base industrielle capable de produire ces puces — gravure et assemblage — soutient tout l'écosystème de l'IA. Suivre la carte des usines TSMC, c'est suivre l'un des socles matériels de cette technologie.

Comment suivre l'évolution du dossier sans se perdre ?

En gardant en tête les repères de méthode évoqués plus haut : distinguer l'annonce du démarrage réel, regarder le nœud plutôt que le seul lieu, situer la part de soutien public, et ne pas confondre expansion et déplacement. Avec ces quatre réflexes, l'actualité, parfois foisonnante, du secteur devient beaucoup plus lisible.