La guerre des puces IA : GPU, TPU, NPU et l'après-Nvidia

En 2024, le marché mondial des puces IA a franchi un cap symbolique : 52,9 milliards de dollars de revenus, selon les estimations consolidées par Next Move Strategy Consulting et Statista. Une croissance de plus de 30 % par an, portée par une demande qui ne faiblit pas. À elle seule, Nvidia capterait entre 70 et 95 % du marché des puces IA — jusqu'à environ 92 % sur le seul segment des GPU pour data centers —, selon les estimations relayées par CNBC (Mizuho Securities) et TechInsights. Cette position fait envieux. Car derrière le mastodonte californien, une cinquantaine d'acteurs — géants du cloud, startups audacieuses, fondeurs historiques — bâtissent des architectures alternatives qui redessinent les contours du calcul intelligent. GPU, TPU, NPU, ASIC : chaque acronyme cache une philosophie technique différente, un pari sur l'avenir.

Cet article propose une cartographie complète de la guerre des puces IA, telle qu'elle se présente au printemps 2025. Nous examinerons les architectures en compétition, leurs forces et leurs limites, les dynamiques géopolitiques qui façonnent l'approvisionnement, et les signaux faibles qui annoncent le paysage de demain. L'objectif est clair : vous donner les clés pour comprendre pourquoi le silicium IA est devenu la ressource stratégique la plus convoitée de notre décennie, et comment la diversification des architectures profite à tout l'écosystème — développeurs, entreprises et utilisateurs finaux.

Une précision importante avant de commencer : les informations présentées ici sont à titre informatif et reflètent l'état du marché au 30 mai 2025. Les données financières et boursières ne constituent pas un conseil en investissement.

Cartographie : un marché qui passe de 53 à 296 milliards de dollars

Commençons par les chiffres. Le marché mondial des puces d'intelligence artificielle était valorisé à environ 52,92 milliards de dollars en 2024, d'après les données compilées par Next Move Strategy Consulting. Les projections tablent sur une croissance à deux chiffres : 295,56 milliards de dollars d'ici 2030, soit un taux de croissance annuel composé de 33,2 %. Ces chiffres, certes impressionnants, méritent d'être contextualisés : ils incluent l'ensemble des accélérateurs IA — des GPU pour data centers jusqu'aux NPU intégrés dans les smartphones.

La répartition géographique de la valeur est tout aussi instructive. Les États-Unis dominent la conception (Nvidia, AMD, Intel, Google, Amazon, Microsoft), tandis que Taïwan monopolise la fabrication via le fondeur TSMC. L'Europe reste discrète sur les puces IA de pointe, malgré la présence d'ASML (Pays-Bas), acteur indispensable dans la chaîne des machines de lithographie. La Chine, enfin, investit massivement dans ses solutions nationales — Huawei Ascend, Biren BR100 — pour compenser les restrictions d'accès aux technologies occidentales.

Cette géographie du silicium n'est pas anecdotique : elle explique pourquoi chaque puce IA est aussi un enjeu de souveraineté, et pourquoi la diversification des sources d'approvisionnement est devenue une priorité stratégique pour les États comme pour les entreprises.

Le GPU, roi incontesté : l'empire Nvidia

Le GPU (Graphics Processing Unit) n'a pas été conçu pour l'IA. À l'origine, ces processeurs servaient à accélérer le rendu graphique dans les jeux vidéo. Mais leur architecture massivement parallèle — des milliers de petits cœurs capables d'exécuter des calculs simultanés — s'est révélée parfaitement adaptée aux multiplications de matrices qui constituent le cœur du deep learning. C'est cette convergence fortuite entre le jeu vidéo et l'apprentissage automatique qui a fait de Nvidia l'entreprise la plus valorisée du secteur semiconducteur.

D'Hopper à Blackwell : la feuille de route

L'architecture Hopper (H100), lancée en 2022, a été le moteur de la révolution ChatGPT. Avec ses 80 Go de mémoire HBM3 et sa bande passante de 3,35 To/s, le H100 est devenu le standard de facto pour l'entraînement des grands modèles de langage. Son successeur direct, le H200, disponible depuis 2024, augmente la capacité mémoire de 76 % (141 Go de HBM3e) et la bande passante de 43 %, selon les spécifications publiées par Nvidia et confirmées par des analyses indépendantes.

Mais la véritable rupture arrive avec l'architecture Blackwell, annoncée au GTC de mars 2024 et dont les premières unités (B200, GB200) sont livrées tout au long de 2025. Le B200 adopte un design en chiplets — deux dies assemblés sur un même substrat — pour atteindre 192 Go de mémoire et des performances d'entraînement jusqu'à 2,5 fois supérieures au H100, selon les benchmarks communiqués par Nvidia. Au printemps 2025, le B200 est commercialisé autour de 30 000 à 40 000 dollars l'unité (prix indicatif, susceptible d'évoluer), tandis que sa location cloud se négocie autour de 4 à 6 dollars de l'heure.

• H100 (Hopper, 2022) : 80 Go HBM3, 3,35 To/s — le workhorse de l'entraînement IA
• H200 (Hopper mémoire accrue, fin 2024) : 141 Go HBM3e, 4,8 To/s — optimisé pour l'inférence
• B200 (Blackwell, 2025) : 192 Go HBM3e, architecture dual-die — conçu pour les modèles géants

Cette cadence de rafraîchissement — une nouvelle architecture d'envergure tous les deux ans — illustre la stratégie de Nvidia : non seulement concevoir les puces les plus performantes, mais aussi saturer le marché de générations successives pour maintenir l'écart avec les concurrents. À chaque annonce, les modèles précédents deviennent plus accessibles, ce qui élargit la base d'utilisateurs tout en préservant la rente sur le haut de gamme.

CUDA, le véritable fossé concurrentiel

La suprématie de Nvidia ne tient pas seulement au silicium. Elle repose sur un édifice logiciel construit pendant plus de quinze ans : CUDA, lancé en 2007. Cette plateforme de programmation permet aux développeurs d'exploiter les GPU pour des calculs généraux, au-delà du graphisme. Au fil des années, Nvidia a nourri cet écosystème avec des bibliothèques optimisées (cuDNN pour le deep learning, TensorRT pour l'inférence, NCCL pour la communication multi-GPU), des frameworks intégrés et une documentation exhaustive.

Le résultat est un effet de réseau redoutable : plus de quatre millions de développeurs utilisent CUDA dans le monde, selon les chiffres de Nvidia. Chaque nouveau framework d'IA — PyTorch, TensorFlow, JAX — est d'abord optimisé pour CUDA. Cette inertie crée ce que les analystes de Modular appellent le « moat CUDA » : même si un concurrent sort une puce plus performante, la migration des outils et du savoir-faire vers une autre plateforme représente un coût considérable. C'est le défi numéro un d'AMD, d'Intel et des autres prétendants.

Le vrai fossé de Nvidia n'est pas entre deux générations de GPU : c'est entre quinze ans d'écosystème logiciel et un concurrent qui démarre de zéro.

Les challengers ne restent toutefois pas immobiles. AMD investit massivement dans ROCm, sa propre plateforme logicielle. Intel pousse OneAPI. Et l'écosystème open source, porté par des projets comme Triton (OpenAI) ou PyTorch 2.0 avec TorchInductor, commence à proposer des abstractions indépendantes du matériel. La bataille du logiciel est aussi ouverte que celle du silicium.

TPU : la souveraineté matérielle de Google

Le Tensor Processing Unit (TPU) est le cas d'école d'une stratégie alternative. Google a commencé à concevoir ses propres puces IA dès 2013, soit avant même que le terme « deep learning » n'entre dans le vocabulaire grand public. L'objectif était clair : réduire la dépendance à Nvidia pour les workloads internes — Search, YouTube, Translate, Photos — qui consommaient toujours plus de calcul.

Les TPU sont des ASIC (Application-Specific Integrated Circuits) : contrairement aux GPU, qui restent des processeurs polyvalents, ils sont conçus dès le départ pour un type précis de calcul — en l'occurrence, les réseaux de neurones. Cette spécialisation se paie en flexibilité (un TPU ne sert qu'à l'IA) mais se récompense en efficacité (plus d'opérations par watt).

Trillium, la sixième génération

En mai 2024, Google a annoncé Trillium, sa sixième génération de TPU, disponible en préview puis en disponibilité générale fin 2024. Les chiffres communiqués par Google Cloud sont impressionnants :

• 4,7 fois plus de puissance de calcul par puce par rapport au TPU v5e (précédente génération), avec environ 918 téraflops en BF16 selon les spécifications de Google ;
• 2,1 fois d'amélioration du rapport performance-prix par rapport au v5e ;
• 67 % de gain en efficacité énergétique ;
• Interconnexion à haut débit (OCS, Optical Circuit Switching) permettant de relier jusqu'à des milliers de puces en pod.

Google utilise ses TPU pour entraîner et servir ses propres modèles — Gemini, entre autres — et les propose à ses clients Google Cloud. Cette intégration verticale, du silicium jusqu'à l'application, donne à Google un contrôle total sur sa chaîne de valeur IA. L'entreprise n'a jamais communiqué de chiffres de ventes de TPU, mais SemiAnalysis estime que la capacité installée représente une fraction significative du calcul IA mondial.

Concevoir sa propre puce, c'est s'offrir le droit de l'optimiser pour ses propres modèles plutôt que de subir l'architecture d'un fournisseur. C'est un investissement de long terme que Google a fait il y a plus de dix ans.

Ce modèle inspire désormais les autres géants du cloud. Si Google a ouvert la voie, Amazon, Microsoft et même Meta explorent des stratégies similaires. Nous y reviendrons.

AMD et Intel : les challengers historiques

Nvidia domine, mais n'est pas seul. Deux géants semi-conducteurs bataillent pour grignoter des parts de marché : AMD avec sa famille Instinct, et Intel avec Gaudi. Leurs approches diffèrent, leurs résultats aussi — mais leur simple présence oblige Nvidia à innover plus vite, ce qui profite à tout l'écosystème.

AMD Instinct : de MI300X à MI325X

AMD a marqué un tournant en décembre 2023 avec le lancement de l'Instinct MI300X, un accélérateur IA qui se positionne directement contre le H100. Avec ses 192 Go de mémoire HBM3 et sa bande passante de 5,3 To/s, le MI300X surpasse le H100 sur les workloads « memory-bound » — typiquement l'inférence de grands modèles de langage, où la quantité de données à charger en mémoire est le facteur limitant. Selon les benchmarks publiés par TensorWave et BentoML, le MI300X permet de réduire le nombre de GPU nécessaires pour servir un même modèle, ce qui abaisse les coûts d'infrastructure.

En octobre 2024, AMD a présenté le MI325X, évolution du MI300X avec 256 Go de HBM3e et une bande passante portée à 6 To/s. La feuille de route annoncée inclut la série MI350, prévue pour le second semestre 2025, avec des spécifications encore plus ambitieuses (288 Go de HBM3e, 8 To/s de bande passante). Lors de l'événement « Advancing AI 2024 », AMD a qualifié cette série de plus grand bond de performance intergénérationnel de son histoire en matière de GPU IA.

Le défi d'AMD ne se situe pas dans le silicium — qui est compétitif — mais dans le logiciel. La plateforme ROCm progresse, avec désormais un support mature de PyTorch et de TensorFlow, mais l'écart avec CUDA reste perceptible sur les frameworks de pointe et les optimisations spécifiques. Selon l'analyse de Silicon Analysts, AMD détient environ 5 à 7 % du marché des GPU IA début 2025 — modeste, mais en croissance. Chaque point gagné est une victoire qui valide la viabilité d'une alternative à Nvidia.

Intel Gaudi 3 : la persévérance

Intel, après avoir racheté Habana Labs en 2019, poursuit sa stratégie avec Gaudi 3, annoncé en avril 2024 et disponible depuis fin 2024. La puce revendique 1,8 petaflops en FP8/BF16, 128 Go de mémoire HBM2e et une bande passante de 3,7 To/s. Intel affiche des ambitions claires : jusqu'à 50 % de réduction du temps d'entraînement par rapport au H100 et 50 % de meilleures performances en inférence, toujours selon les chiffres internes d'Intel (projections publiées en avril 2024).

Le positionnement tarifaire de Gaudi 3 est agressif : Intel communique un coût par puce sensiblement inférieur à celui des offres Nvidia équivalentes. L'adoption reste toutefois limitée par la profondeur de l'écosystème logiciel Intel OneAPI, encore en phase de maturité. Intel mise sur le cloud (les puces sont disponibles via des partenaires comme Intel Tiber Cloud) pour faire connaître ses accélérateurs auprès des développeurs. La persévérance d'Intel dans ce segment envoie un signal positif : la concurrence pousse l'innovation, et chaque acteur valide l'idée qu'un marché diversifié est plus sain qu'un monopole.

Les hyperscalers prennent leur indépendance matérielle

La tendance la plus structurelle du marché n'est peut-être pas la rivalité entre Nvidia et AMD : c'est la décision des hyperscalers — ces entreprises qui exploitent les plus grands parcs de serveurs au monde — de concevoir leurs propres puces. Amazon, Microsoft et Google partagent une même logique : pourquoi dépendre d'un fournisseur unique quand vous avez les moyens de tailler votre silicium sur mesure ?

AWS Trainium : la stratégie d'Amazon

Amazon Web Services développe sa famille de puces IA depuis 2018, d'abord avec Inferentia (inférence), puis avec Trainium (entraînement). Le Trainium2, lancé fin 2023 et déployé massivement en 2024, offre 96 Go de HBM3 et une bande passante de 2,9 To/s par puce (une instance Trn2 regroupe 16 puces). Amazon l'utilise en interne pour entraîner ses modèles (notamment ceux d'Alexa et de ses services de retail) et le propose à ses clients via EC2.

L'argument d'Amazon est économique : un cluster Trainium2 offre un meilleur rapport coût-performance qu'une solution GPU équivalente pour les workloads d'entraînement à grande échelle, selon les retours communiqués par AWS. La stratégie monte en puissance — Amazon déploie Trainium2 à très grande échelle pour ses clients IA. Et la feuille de route ne s'arrête pas là : Amazon a dévoilé fin 2024 Trainium3, sa troisième génération.

Microsoft Maia : le pari du vertical

Microsoft a présenté sa première puce IA maison, Maia 100, en novembre 2023. Conçue pour les workloads Azure — et notamment pour les modèles d'OpenAI — la puce mesure 820 mm², est gravée en 5 nm par TSMC et intègre 105 milliards de transistors. Les détails techniques dévoilés lors de la conférence Hot Chips en août 2024 confirment un design optimisé pour l'inférence à grande échelle.

Microsoft déploie Maia 100 dans ses data centers Azure, en complément — et non en remplacement — des GPU Nvidia. Cette approche hybride est pragmatique : les GPU restent nécessaires pour la flexibilité et l'écosystème, tandis que les puces maison optimisent les coûts sur les workloads les plus répétitifs. C'est une stratégie que de plus en plus d'observateurs jugent gagnante : le cabinet Gartner prévoit que, d'ici 2026, les semi-conducteurs conçus sur mesure par les cloud providers représenteront une part significative du calcul IA déployé.

NPU : quand l'IA s'installe dans nos poches

Tous les regards sont tournés vers les data centers et leurs GPU surpuissants. Pourtant, une révolution plus discrète se joue dans nos ordinateurs et nos smartphones : l'arrivée du NPU (Neural Processing Unit). Ce composant, dédié à l'exécution locale de modèles d'IA, promet de transformer notre rapport aux appareils intelligents — et ouvre un marché estimé à 8,5 milliards de dollars en 2025 par MarketIntelo, avec une projection à 18,5 milliards d'ici 2028.

L'ère de l'AI PC

Le NPU se distingue du GPU par sa spécialisation et sa sobriété. Là où un GPU consomme des centaines de watts, un NPU se contente de quelques watts pour exécuter des tâches d'inférence : reconnaissance vocale, flou d'arrière-plan en visio, suggestions de texte, détection d'objets. Cette efficacité est cruciale pour les appareils mobiles, où l'autonomie de la batterie est un facteur décisif.

Plusieurs acteurs ont déjà placé leurs pions :

• Qualcomm avec le Snapdragon X Elite (annoncé octobre 2023), dont le NPU Hexagon atteint 45 TOPS (trillions of operations per second) — un seuil que Microsoft a fixé comme minimum pour la certification « Copilot+ PC » ;
• Intel avec les Core Ultra (Meteor Lake puis Lunar Lake), qui intègrent un NPU dédié pour l'inférence en arrière-plan ;
• AMD avec la famille Ryzen AI, qui embarque également un NPU pour les tâches d'IA locale ;
• Apple avec son Neural Engine intégré aux puces M (depuis la M1 en 2020), qui a largement précédé le mouvement.

L'enjeu dépasse le hardware. La promesse de l'AI PC est de faire tourner des modèles de langage localement, sans dépendre du cloud. Cela signifie plus de confidentialité (vos données ne quittent pas votre machine), plus de rapidité (pas de latence réseau) et plus d'autonomie (le NPU consomme peu). Des modèles comme Llama 3 (8B), Phi-3 ou Gemma peuvent déjà fonctionner sur des ordinateurs équipés d'un NPU, avec des performances convenables pour l'usage quotidien. Mordor Intelligence projette que le marché de l'AI PC passera de 12,87 milliards de dollars en 2025 à 26,48 milliards d'ici 2031 — une trajectoire de croissance qui confirme l'attrait du marché.

Cette décentralisation du calcul IA est une excellente nouvelle pour les utilisateurs : elle redistribue la puissance au bénéfice de l'appareil, et non plus seulement du data center. Le NPU ne remplacera pas le GPU pour l'entraînement des grands modèles — les deux jouent dans des catégories différentes — mais il démocratise l'inférence locale de manière significative.

Les architectures radicales : Groq, Cerebras et les paris audacieux

La guerre des puces IA ne se résume pas à un duel entre géants établis. Des startups défient les paradigmes architecturaux avec des approches résolument originales. Deux noms se détachent : Groq et Cerebras. Chacun, à sa manière, démontre qu'il existe des chemins alternatifs au modèle dominant du GPU.

Groq, fondée par Jonathan Ross (ancien ingénieur de Google qui a travaillé sur le TPU), a développé le LPU (Language Processing Unit). Il s'agit d'un ASIC conçu exclusivement pour l'inférence des modèles de langage. La performance affichée est spectaculaire : 241 tokens par seconde sur Llama 2 70B, selon le premier benchmark indépendant d'ArtificialAnalysis (février 2024) — Groq revendiquant jusqu'à 300 tokens/s dans ses propres mesures. À titre de comparaison, un cluster H100 fait tourner le même modèle à environ 30-50 tokens par seconde. Soit un facteur d'accélération de l'ordre de 5 à 8x. Cette vitesse s'explique par une architecture qui élimine les goulots d'étranglement mémoire en utilisant des mémoires SRAM locales très rapides, au prix d'une capacité limitée et d'un coût élevé par puce.

Le LPU de Groq ne cherche pas à concurrencer le GPU sur l'entraînement — il ne fait pas d'entraînement. Il cible l'inférence ultra-rapide, un créneau où la latence est critique : assistants vocaux en temps réel, traduction instantanée, agents conversationnels réactifs. Plusieurs entreprises ont adopté l'API de Groq pour réduire la latence de leurs applications IA, avec des coûts d'inférence réduits de près de 90 % selon certains retours d'utilisation.

Cerebras adopte une philosophie diamétralement opposée : au lieu de multiplier de petites puces, l'entreprise fabrique la plus grande puce du monde. Le Wafer-Scale Engine 3 (WSE-3), lancé en mars 2024, mesure 46 225 mm² — soit 56 fois la surface d'un GPU classique — et intègre 4 000 milliards de transistors et 900 000 cœurs. Avec 125 petaflops de calcul IA, le WSE-3 vise l'entraînement des modèles les plus massifs sur une seule puce, éliminant le besoin de communication inter-GPU qui ralentit les clusters conventionnels.

En mai 2025, Cerebras a annoncé des vitesses d'inférence remarquables : Llama 4 Maverick à 2 500 tokens par seconde et par utilisateur, soit le double des performances d'un système DGX B200 de Nvidia. Cerebras cible les laboratoires de recherche et les entreprises qui entraînent des modèles de très grande taille — un marché de niche, mais stratégiquement important.

Ces deux exemples illustrent une idée fondamentale : le GPU n'est pas la seule architecture possible pour l'IA. La diversification des approches — SRAM ultra-rapide chez Groq, wafer-scale chez Cerebras, spécialisation pour l'edge chez les fabricants de NPU — enrichit le panorama et crée des opportunités pour des cas d'usage que le GPU standard ne couvre pas de manière optimale. C'est une dynamique saine : plus il y a d'architectures en compétition, plus les innovations se diffusent et bénéficient à l'ensemble du marché.

Tableau comparatif : les familles de puces IA au printemps 2025

Pour synthétiser cette diversité architecturale, le tableau ci-dessous présente les grandes familles de puces IA et leurs positionnements respectifs :

Famille	Acteurs principaux	Usage cible	Atout majeur	Limite principale
GPU	Nvidia (H100, H200, B200), AMD (MI300X, MI325X)	Entraînement + inférence	Écosystème logiciel mature (CUDA)	Consommation électrique élevée, coût unitaire
TPU	Google (v5e, v5p, Trillium)	Entraînement + inférence (Google Cloud)	Optimisation verticale modèles↔matériel	Disponibilité limitée à l'écosystème Google
NPU	Qualcomm, Intel, AMD, Apple	Inférence locale (PC, mobile)	Faible consommation, confidentialité	Ne fait pas d'entraînement de grands modèles
ASIC cloud	AWS (Trainium), Microsoft (Maia)	Workloads cloud à grande échelle	Coût optimisé par design sur mesure	Verrouillage sur le cloud provider
LPU / WSE	Groq (LPU), Cerebras (WSE-3)	Inférence ultra-rapide / modèles géants	Performance radicale sur le créneau cible	Adoption limitée, maturité commerciale

Ce tableau met en évidence une réalité encourageante : il n'existe pas une « meilleure » puce IA, mais une palette d'architectures, chacune adaptée à un segment du marché. Le choix dépend du cas d'usage : entraînement ou inférence, cloud ou edge, performance brute ou efficacité énergétique. Cette diversité est l'antidote le plus efficace à la concentration du marché.

TSMC, HBM et le goulot d'étranglement invisible

Derrière chaque puce IA — qu'elle vienne de Nvidia, d'AMD ou de Google — se cache un acteur presque invisible mais indispensable : TSMC (Taiwan Semiconductor Manufacturing Company). Ce fondeur taïwanais fabrique la quasi-totalité des puces IA de pointe du marché, dans ses usines gravées en 5 nm, 4 nm et bientôt 3 nm. Cette dépendance crée un goulot d'étranglement qui conditionne l'ensemble de la chaîne d'approvisionnement mondiale.

Le problème ne vient pas des capacités de gravure proprement dites — TSMC maîtrise son sujet — mais de l'assemblage avancé (advanced packaging), et en particulier de la technologie CoWoS (Chip-on-Wafer-on-Substrate). Cette technique d'assemblage, qui empile les dies de calcul et les modules de mémoire HBM sur un même substrat, est indispensable aux puces IA modernes. Or, sa capacité est limitée.

À fin 2024, la capacité CoWoS de TSMC tournait autour de 35 000 tranches par mois, selon TrendForce. À fin 2025, elle aurait doublé pour atteindre environ 75 000 tranches par mois. Mais la demande, portée par Nvidia, AMD et les hyperscalers, croît encore plus vite. Nvidia aurait réservé plus de 70 % de la capacité CoWoS-L de TSMC pour 2025 afin de soutenir la production de Blackwell, selon TrendForce.

Le deuxième goulot est la mémoire HBM (High Bandwidth Memory). Chaque puce IA de pointe consomme plusieurs couches de HBM3 ou HBM3e, et la production mondiale est dominée par trois fournisseurs : deux coréens (SK Hynix, Samsung) et l'américain Micron. Epoch AI estime que les quatre plus grands concepteurs de puces IA ont absorbé environ 90 % de l'approvisionnement mondial en HBM et en packaging avancé en 2025. Cette concentration crée une fragilité : une perturbation chez un seul fournisseur peut paralyser l'ensemble de la chaîne.

La bonne nouvelle, c'est que cette prise de conscience est partagée. TSMC investit massivement pour doubler sa capacité CoWoS d'ici fin 2026. Intel positionne ses technologies d'assemblage concurrentes (EMIB, Foveros) comme des alternatives. Et des pays — États-Unis avec le CHIPS Act, Europe avec le European Chips Act, Japon et Corée du Sud — subventionnent la construction de nouvelles usines de semiconducteurs pour réduire la dépendance à Taïwan. Ces investissements prendront des années à porter leurs fruits, mais ils dessinent les contours d'une chaîne d'approvisionnement plus résiliente à terme.

Le watt devient la nouvelle arme

Plus les puces IA gagnent en puissance, plus elles consomment d'électricité. Cette réalité, longtemps secondaire, devient un facteur compétitif de premier ordre. Selon l'Agence Internationale de l'Énergie (AIE), la demande électrique des data centers pourrait augmenter de l'ordre de 17 % sur l'ensemble de l'année 2025, avec une croissance encore plus rapide pour les data centers spécialisés dans l'IA. L'AIE projette que la consommation mondiale des data centers pourrait doubler pour atteindre environ 945 TWh d'ici 2030.

Une étude de recherche menée par Alex de Vries (Digiconomist) et citée par The Guardian estime que la consommation énergétique des systèmes d'IA pourrait approcher 49 % de la consommation totale des data centers d'ici la fin de 2025. BloombergNEF, de son côté, prévoit que la demande électrique des data centers américains passera de 35 GW en 2024 à 78 GW en 2035. Ces chiffres soulignent un enjeu de taille : l'IA ne consomme pas seulement du silicium, elle consomme aussi du réseau électrique.

Face à ce défi, les constructeurs ne restent pas inactifs. Chaque génération de puce revendique des gains d'efficacité énergétique significatifs :

• Google Trillium affiche une amélioration de 67 % de l'efficacité énergétique par rapport au TPU v5e ;
• Nvidia communique des ratios de performance par watt qui doublent à chaque génération d'architecture ;
• AMD met en avant la capacité de ses MI300X à réduire le nombre de GPU nécessaires pour un même workload, abaissant la consommation totale du cluster.

L'enjeu énergétique n'est pas qu'environnemental : il est économique. Dans un data center, l'électricité représente une part croissante du coût total de possession (TCO). Une puce plus efficace permet de réduire la facture énergétique, de diminuer les besoins en refroidissement et d'augmenter la densité de calcul par rack. Les architectures spécialisées — TPU, NPU, ASIC — tirent précisément leur avantage de cette spécialisation : moins de polyvalence, mais plus d'efficacité par watt.

Cette dynamique ouvre aussi des opportunités pour les énergies renouvelables. Microsoft, Google et Amazon signent des contrats d'achat d'électricité solaire et éolienne à grande échelle pour alimenter leurs data centers. Amazon est devenu le plus grand acheteur mondial d'énergie renouvelable d'entreprise. Nuance importante : ces engagements ne résolvent pas instantanément le problème de la demande nette sur le réseau — la transition énergétique prend du temps — mais ils orientent les investissements dans la bonne direction.

Puces et géopolitique : la carte du monde redessinée

La guerre des puces IA se joue aussi sur le terrain diplomatique. Depuis 2022, les États-Unis imposent des restrictions d'export croissantes sur les puces IA avancées destinées à la Chine. Ces mesures visent à limiter les capacités de calcul de la Chine dans des domaines sensibles, notamment militaires. Leur impact sur l'industrie est réel et multiforme.

En octobre 2022, une première vague de restrictions a ciblé les puces les plus performantes (A100, H100). Nvidia a développé des versions bridées — H800 et A800 — pour le marché chinois, avec une bande passante d'interconnexion réduite. En octobre 2023, de nouvelles restrictions ont englobé ces versions bridées. Nvidia a alors conçu les H20 et L20, encore plus limitées en performance.

En avril 2025, un nouveau durcissement a frappé la vente du H20 vers la Chine : le gouvernement américain a imposé une licence d'exportation obligatoire, selon les rapports de Reuters, CNN, TechCrunch et le Wall Street Journal. Nvidia a annoncé une charge financière de 5,5 milliards de dollars liée à cette restriction. Cette décision a envoyé une onde de choc dans toute l'industrie semiconductrice américaine, les actions de plusieurs fondeurs et équipementiers reculant significativement ce jour-là.

Pour la Chine, ces restrictions accélèrent le développement de solutions nationales. Huawei développe la famille Ascend (910B, 910C), dont les performances se rapprochent de celles des puces bridées de Nvidia. SMIC, le fondeur chinois, progresse dans ses capacités de gravure, bien qu'il demeure à plusieurs générations de retard sur TSMC. Des startups comme Biren Technology et Moore Threads tentent de concurrencer Nvidia sur le sol chinois, avec un succès limité par les contraintes d'accès à la technologie de pointe.

Cette fragmentation géopolitique a un coût pour tout le monde. Pour Nvidia, c'est un marché partiellement fermé. Pour la Chine, c'est un accès restreint à la technologie de pointe. Pour les entreprises mondiales, c'est une chaîne d'approvisionnement plus complexe à gérer. Mais cette réalité est également un moteur d'innovation : les restrictions poussent les acteurs à explorer des architectures alternatives, des solutions de contournement logicielles, et à investir dans la souveraineté technologique. Le résultat à long terme pourrait être un écosystème plus diversifié et plus résilient, même si la transition est coûteuse.

La géopolitique des puces ne se résume pas à un bras de fer : elle redessine la carte de l'innovation mondiale et pousse chaque acteur à repenser sa stratégie d'approvisionnement.

L'après-Nvidia : vers un marché multipolaire ?

Nvidia domine-t-elle durablement, ou assistons-nous aux prémices d'une recomposition ? C'est la question que se posent tous les analystes du secteur. La réponse dépend de plusieurs facteurs convergents.

Premier facteur : la diversification des acheteurs. Les hyperscalers (Google, Amazon, Microsoft) conçoivent désormais leurs propres puces. Meta explore des pistes similaires. Si chaque grand acteur du cloud adopte une approche hybride — GPU pour la flexibilité, puces maison pour l'optimisation — la part de marché de Nvidia dans le cloud pourrait s'éroder progressivement, même si le volume absolu des ventes continue de croître.

Deuxième facteur : la maturation des alternatives logicielles. ROCm d'AMD progresse. Triton et PyTorch 2.0 proposent des abstractions indépendantes du matériel. Si un développeur peut écrire son code une fois et l'exécuter sur n'importe quelle puce, le fossé CUDA perd de sa pertinence. Ce jour n'est pas encore arrivé, mais il se rapproche.

Troisième facteur : l'innovation architecturale. Groq, Cerebras et d'autres startups démontrent que le GPU n'est pas la seule réponse. Si ces approches trouvent leur marché — et les premiers signaux sont encourageants — l'éventail des architectures disponibles va s'élargir, ce qui réduit mécaniquement la part de marché de n'importe quel acteur unique.

Quatrième facteur : les contraintes physiques. La loi de Moore ralentit. Le packaging avancé et la mémoire HBM sont des goulets d'étranglement. L'énergie devient un facteur limitant. Ces contraintes pèsent sur tous les acteurs, mais elles peuvent pénaliser proportionnellement le leader, qui a le plus à perdre si la cadence d'innovation ralentit.

Pour autant, annoncer la fin de la domination de Nvidia serait prématuré. L'entreprise investit plus de 10 milliards de dollars par an en R&D, maintient une cadence de génération soutenue, et son écosystème logiciel reste un avantage compétitif redoutable. La question n'est pas de savoir si Nvidia va perdre sa position dominante — elle la conservera probablement encore plusieurs années — mais de savoir quelle part de marché elle acceptera de partager avec un nombre croissant de concurrents crédibles.

Le tableau ci-dessous résume les dynamiques concurrentielles observables au printemps 2025 :

Acteur	Architecture	Part de marché IA (est.)	Atout structurel	Trajectoire
Nvidia	GPU (Hopper, Blackwell)	~70-95 %	Écosystème CUDA + cadence d'innovation	Dominant, mais concurrence croissante
Google	TPU (Trillium)	Non communiqué (usage interne + Cloud)	Intégration verticale modèles↔puces	Expansion continue, souveraineté assurée
AMD	GPU (Instinct MI300X, MI325X)	~5-7 %	Silicium compétitif, prix agressif	Croissance, rattrapage logiciel en cours
AWS	ASIC (Trainium)	Usage interne Cloud	Optimisation coûts à l'échelle	Capacité en forte expansion
Microsoft	ASIC (Maia)	Usage interne Cloud	Intégration Azure + partenariat OpenAI	Déploiement progressif
Intel	ASIC (Gaudi 3)	Marginal	Prix compétitif, expertise process	Repositionnement
Groq	LPU	Niche (inférence rapide)	Vitesse d'inférence record	Croissance sur le créneau latence
Cerebras	WSE-3	Niche (modèles géants)	Puce la plus grande et rapide	Adoption par laboratoires

Ce tableau raconte une histoire optimiste : un marché qui se diversifie, où chaque acteur trouve son créneau, et où la concurrence stimule l'innovation. L'après-Nvidia n'est pas un effondrement du leader — c'est l'émergence d'un écosystème multipolaire où le choix architectural devient possible.

Ce que cette recomposition signifie concrètement

Que retenir de cette exploration ? D'abord, que la guerre des puces IA est la dynamique industrielle la plus structurante de la décennie. Le silicium détermine qui peut entraîner quels modèles, à quel coût, et avec quelle empreinte énergétique. Il conditionne la vitesse de progression de l'IA et l'accessibilité de ces technologies pour les entreprises, les chercheurs et les utilisateurs.

Ensuite, que la diversification des architectures est une excellente nouvelle pour tout l'écosystème. Plus il y a d'acteurs crédibles, plus l'innovation est rapide, plus les prix sont compétitifs, plus les cas d'usage diversifiés trouvent une solution adaptée. La concurrence entre GPU, TPU, NPU, ASIC et architectures radicales comme le LPU ou le WSE crée un environnement où chaque avancée d'un acteur pousse les autres à progresser. C'est ce cercle vertueux qui profite in fine aux utilisateurs.

La diversification ne se fait pas sans défis — la chaîne d'approvisionnement reste fragile, la consommation énergétique doit être maîtrisée, et les tensions géopolitiques compliquent les échanges. Mais ces défis sont reconnus et activement traités : investissements massifs dans la fabrication, engagements sur les énergies renouvelables, développement d'architectures plus économes. Le problème n'est pas l'absence de solutions, mais le temps nécessaire à leur déploiement.

Pour un praticien — développeur, data scientist, décideur technique — la posture à adopter est claire : ne pas se verrouiller sur une seule architecture. Concevoir vos pipelines d'IA avec des abstractions portables (PyTorch, Triton), tester vos modèles sur plusieurs accélérateurs quand c'est possible, et suivre l'évolution des alternatives. Le paysage matériel change vite ; les architectures qui semblent marginales aujourd'hui peuvent devenir pertinentes demain pour votre cas d'usage précis.

L'après-Nvidia n'est pas un événement ponctuel, mais un processus continu. Il se mesure en parts de marché grignotées, en écosystèmes logiciels qui mûrissent, en architectures alternatives qui trouvent leur public. Chaque signal — un nouveau TPU, un NPU qui atteint 45 TOPS, un LPU qui sert plus de 200 tokens par seconde, un hyperscaler qui déploie ses propres puces — est une pièce de plus dans un puzzle qui se complète. Et ce puzzle dessine un avenir où l'IA reposera sur un socle matériel pluriel, résilient et innovant. C'est, au fond, la meilleure garantie que les progrès de l'intelligence artificielle bénéficieront au plus grand nombre.

Sources

Cet article s'appuie sur des sources publiques et vérifiables :

• Next Move Strategy Consulting, « Artificial Intelligence Chip Market Report 2024-2030 » — nextmsc.com (taille et projections du marché des puces IA).
• CNBC, « Nvidia dominates the AI chip market, but there's rising competition » (juin 2024) — cnbc.com (part de marché de Nvidia).
• Statista, « AI chip market size worldwide 2025 » — statista.com (revenus semiconducteurs, données consolidées).
• Google Cloud Blog, « Trillium TPU is GA » — cloud.google.com (spécifications TPU Trillium, gains de performance).
• AMD, « AMD Instinct MI350 Series » — amd.com (feuille de route GPU Instinct).
• Intel, « Intel Gaudi 3 AI Accelerator White Paper » — intel.com (spécifications Gaudi 3).
• Groq, « Groq LPU Inference Engine Leads in First Independent LLM Benchmark » — groq.com (performances d'inférence LPU).
• Cerebras, « Cerebras Announces Third-Generation Wafer-Scale Engine » — cerebras.ai (spécifications WSE-3).
• AWS, « AI Accelerator - AWS Trainium » — aws.amazon.com (architecture Trainium).
• Microsoft, « Inside Maia 100 » (Tech Community, 2024) — techcommunity.microsoft.com (architecture Maia 100).
• Modular, « How did CUDA succeed? (Democratizing AI Compute, Part 3) » — modular.com (écosystème CUDA et fossé concurrentiel).
• IEA, « Electricity 2025 » — Rapport sur les prévisions de demande électrique, data centers inclus — iea.org (consommation énergétique des data centers).
• TrendForce, « CoWoS Capacity Shortage Challenges AI Chip Demand » (février 2024) — trendforce.com (goulot d'étranglement CoWoS).
• CNBC, « Nvidia says it will record $5.5 billion charge tied to H20 processors exported to China » (avril 2025) — cnbc.com (restrictions d'export H20, charge financière de Nvidia).