Backside power delivery : pourquoi alimenter la puce par l'arrière change la donne

Imaginez une immense métropole où le réseau électrique et les routes du trafic partageraient exactement les mêmes couloirs, empilés dans les mêmes rues, sur les mêmes niveaux. Les câbles d'alimentation grossissent, les voitures s'entassent, et les deux systèmes finissent par se gêner mutuellement. C'est, à peu de choses près, la situation dans laquelle se trouvent les puces électroniques les plus avancées depuis plusieurs années. Sur une même face du silicium, les fils qui apportent le courant et ceux qui transportent l'information se disputent le même espace. Le backside power delivery — l'alimentation par l'arrière de la plaquette — propose une idée aussi simple qu'élégante : déménager tout le réseau d'alimentation de l'autre côté du wafer, pour libérer la face avant au bénéfice du signal. Cet article explique ce principe pas à pas, sans jargon inutile.

Le sujet peut sembler réservé aux spécialistes de la microélectronique. Il concerne pourtant chacun. Les processeurs qui entraînent et exécutent les modèles d'intelligence artificielle, les puces de nos téléphones, les accélérateurs des centres de données : tous butent aujourd'hui sur la même limite physique. À force de graver des transistors toujours plus petits, on a fini par manquer de place pour les alimenter correctement. Le backside power delivery est l'une des réponses les plus prometteuses à ce goulet d'étranglement, et il s'apprête à équiper les procédés de fabrication de pointe. Comprendre ce qu'il apporte, c'est saisir l'une des grandes transitions matérielles de la décennie.

Un mot de méthode avant de commencer. Ce domaine mêle physique des semi-conducteurs, ingénierie de fabrication et compromis économiques. Nous nous en tiendrons aux mécanismes vérifiables et aux ordres de grandeur documentés par les acteurs eux-mêmes et par la recherche, en signalant honnêtement les compromis. Car cette technique, aussi séduisante soit-elle, n'est pas une solution universelle : elle brille sur certains usages, impose ses propres contraintes de fabrication, et son adoption relève d'un calcul lucide. Comprendre pourquoi et quand elle s'impose vaut mieux que de s'émerveiller devant ses seuls superlatifs.

Le problème : quand le courant et le signal se marchent dessus

Pour saisir l'intérêt du backside power delivery, il faut d'abord comprendre comment une puce est construite. Au ras du silicium se trouvent les transistors, ces minuscules interrupteurs qui, par milliards, forment la logique de calcul. Mais un transistor seul ne sert à rien : il faut lui apporter du courant pour l'alimenter, et le relier à ses voisins pour échanger des informations. Ce câblage se fait au-dessus des transistors, dans une superposition de couches métalliques que les ingénieurs appellent le back-end-of-line, ou BEOL. On y empile une dizaine, parfois davantage, de niveaux de fils de cuivre reliés verticalement par des connexions minuscules.

Dans une puce classique, ces couches métalliques accomplissent deux missions bien distinctes avec le même matériel. Elles distribuent le courant depuis les broches d'alimentation jusqu'à chaque transistor, et elles transportent les signaux logiques d'un point à l'autre du circuit. Le souci, c'est que ces deux réseaux partagent le même espace, sur la même face. Or leurs besoins n'ont rien de commun. Les fils d'alimentation aiment être larges et épais, pour offrir peu de résistance au passage du courant. Les fils de signal, eux, gagnent à être fins et nombreux, pour router un maximum d'informations sur une faible surface.

Une cohabitation devenue conflictuelle

Tant que les transistors restaient relativement gros, cette cohabitation ne posait pas de problème majeur. Mais la miniaturisation a tout changé. À mesure que les nœuds de fabrication descendaient sous les dix nanomètres, puis vers les deux nanomètres, la densité de transistors a explosé, et avec elle la demande en courant et en connexions de signal. Les deux réseaux se sont mis à se disputer férocement chaque micromètre de place disponible. Selon plusieurs analyses de la profession, la distribution d'alimentation en vient à consommer une part considérable des ressources de routage disponibles dans les couches métalliques — jusqu'à un tiers de l'espace dans les zones critiques.

Cette congestion a un coût direct. Chaque fil d'alimentation qui occupe une piste est une piste de moins pour le signal. Résultat : le circuit doit contourner, allonger ses chemins, empiler davantage de couches, ce qui augmente le coût, la complexité et parfois la latence. On aboutit à un paradoxe frustrant : on sait fabriquer des transistors toujours plus petits et plus denses, mais on peine à les câbler et à les alimenter efficacement. Le facteur limitant n'est plus le transistor lui-même, mais l'infrastructure qui l'entoure.

Le nœud du problème tient en une phrase : sur une puce moderne, l'alimentation et le signal se battent pour le même espace, alors que leurs besoins sont opposés. L'un veut de la place et de l'épaisseur, l'autre de la finesse et du nombre. Les faire cohabiter sur une seule face relève d'un compromis permanent.

La chute de tension, l'ennemie invisible

À cette congestion s'ajoute un phénomène électrique plus subtil, mais tout aussi pénalisant : la chute de tension, que les ingénieurs nomment IR drop. Le principe est celui d'une loi de physique élémentaire : lorsqu'un courant traverse un conducteur qui présente une résistance, une partie de la tension se perd en chemin. Plus le fil est long, fin et résistant, plus la perte est importante. Dans une puce, le courant doit voyager depuis les broches d'alimentation, tout en haut de l'empilement métallique, jusqu'aux transistors, tout en bas, en traversant une succession de fils de plus en plus fins.

Ce trajet en zigzag à travers de nombreuses couches accumule de la résistance. La tension qui arrive finalement au transistor est un peu inférieure à celle qui était fournie au départ. Quand des milliers d'unités de calcul commutent en même temps, la demande de courant varie brutalement, et cette chute peut s'accentuer de façon dynamique. Les mesures documentées par la profession montrent que ces fluctuations peuvent représenter une fraction non négligeable de la tension d'alimentation. Sur un rail à faible tension, une perte de l'ordre de dix pour cent suffit à ralentir les transistors, à réduire l'efficacité énergétique, voire à provoquer des erreurs de synchronisation. La qualité de l'alimentation est donc un enjeu de performance de premier plan, et pas seulement une question d'ingénierie de détail.

Une comparaison familière aide à saisir l'enjeu. Pensez à la distribution d'eau dans un immeuble de grande hauteur. Si les canalisations sont fines et si l'eau doit monter par un long réseau tortueux avant d'atteindre les derniers étages, la pression y arrive faible et instable. Ouvrez plusieurs robinets en même temps, et la pression s'effondre là où le trajet est le plus long. Dans une puce, le courant joue le rôle de l'eau, la tension celui de la pression, et les fils celui des canalisations. Un réseau d'alimentation encombré et long produit exactement ce genre de faiblesse de pression au bout de la chaîne. Rapprocher la source, élargir les conduites et raccourcir le parcours, c'est précisément ce que permet l'alimentation par l'arrière.

Le principe : déménager l'alimentation à l'arrière

C'est ici qu'intervient l'idée maîtresse du backside power delivery. Plutôt que de laisser l'alimentation et le signal se disputer la face avant, pourquoi ne pas déplacer complètement le réseau d'alimentation sur l'arrière de la plaquette de silicium ? La face avant, débarrassée des gros fils de courant, serait alors entièrement dédiée au signal. Les deux réseaux, séparés physiquement de part et d'autre du silicium, ne se gêneraient plus. Chacun pourrait être optimisé pour sa mission propre.

Le terme technique consacré est backside power delivery network, souvent abrégé BSPDN. En français, on parle de réseau d'alimentation par l'arrière. L'intuition centrale est facile à retenir : on utilise une ressource jusqu'ici largement inexploitée, la face arrière du wafer, pour y installer toute la plomberie électrique. Comme le résume l'institut de recherche imec, pionnier du domaine, l'ensemble du réseau de distribution d'énergie est déplacé vers l'arrière de la plaquette. La face avant retrouve ainsi de l'air pour le routage des signaux.

Ce que gagne le signal

Le premier bénéfice est presque évident. En retirant les fils d'alimentation de la face avant, on libère une part importante des couches métalliques pour le signal. Le routeur — le logiciel qui décide du tracé de chaque connexion — dispose soudain de beaucoup plus de latitude. Il peut router les signaux critiques par des chemins plus directs, réduire les contournements, et parfois même diminuer le nombre total de couches nécessaires. Cette respiration se traduit par des puces plus denses et des chemins de signal plus courts, donc plus rapides.

Cette libération a une conséquence économique intéressante. Les couches métalliques supérieures d'une puce sont coûteuses à fabriquer et leur nombre pèse sur le prix final. En rendant le routage du signal plus efficace, l'alimentation par l'arrière peut, dans certains cas, permettre de réduire le nombre de couches nécessaires ou d'atteindre la même densité avec moins de complexité. Autrement dit, l'idée ne se contente pas d'améliorer la performance : elle peut aussi simplifier la conception, ce qui compte lorsqu'on fabrique des puces par millions.

Ce que gagne l'alimentation

Le second bénéfice est plus profond. Une fois installés à l'arrière, les fils d'alimentation ne sont plus contraints de rester fins pour cohabiter avec le signal. Ils peuvent être fabriqués plus larges et plus épais, ce qui réduit fortement leur résistance. Le courant y circule donc avec moins de pertes. Mieux encore : au lieu de descendre péniblement à travers toute la pile métallique de la face avant, le courant peut désormais rejoindre les transistors par des connexions verticales très courtes, traversant directement le silicium aminci. Le trajet raccourcit spectaculairement, et la fameuse chute de tension diminue d'autant.

L'élégance de l'idée tient dans cette double libération. La face avant respire et se consacre au signal ; la face arrière offre à l'alimentation des fils larges, épais et courts. Chaque réseau cesse de contraindre l'autre, et les deux gagnent en même temps.

Comment ça marche concrètement

Passer de l'idée à la réalité demande une chorégraphie de fabrication remarquable. Un wafer de silicium ordinaire mesure autour de sept cents micromètres d'épaisseur — soit près d'un millimètre. Pour amener le courant depuis l'arrière jusqu'aux transistors situés tout près de la face avant, il faut traverser ce bloc de silicium. Or, percer un millimètre de matériau pour atteindre des structures dont les dimensions se comptent en nanomètres est irréaliste. La solution consiste à amincir considérablement la plaquette.

L'amincissement extrême du wafer

Après avoir fabriqué les transistors et le câblage de signal sur la face avant, on retourne la plaquette et on la colle temporairement sur une seconde plaquette, appelée carrier, qui sert de support. On amincit alors la face arrière de manière drastique. Selon les travaux publiés par la profession, l'épaisseur du silicium restant descend de plus de sept cents micromètres à seulement quelques micromètres, parfois moins. C'est un travail d'orfèvre : le meulage puis le polissage doivent rester d'une uniformité parfaite sur toute la surface, faute de quoi les étapes de gravure suivantes ne pourraient pas s'aligner correctement.

Une fois le silicium aminci à cette finesse extrême, il devient possible d'y creuser des connexions verticales de très petit diamètre pour relier la face arrière aux transistors. On les appelle nano-TSV, pour nano through-silicon vias — des vias nanométriques traversant le silicium. Leur diamètre se compte en centaines de nanomètres et leur profondeur en quelques centaines de nanomètres — imec a ainsi démontré des nano-TSV d'environ 320 nanomètres de profondeur pour 200 nanomètres de pas. Ces minuscules cheminées de métal établissent le pont entre le réseau d'alimentation, installé à l'arrière, et les transistors, tout près de la face avant.

Le rail d'alimentation enterré

Une variante complémentaire, souvent associée au backside power delivery, mérite d'être mentionnée : le rail d'alimentation enterré, ou buried power rail. Plutôt que de faire courir les rails d'alimentation les plus proches des transistors dans les couches métalliques de la face avant, on les enfouit directement dans le silicium, sous les transistors. Combinés aux nano-TSV et au réseau arrière, ces rails enterrés permettent d'apporter le courant aux transistors par le chemin le plus court possible. C'est l'association de ces techniques qui donne toute sa puissance à l'approche : l'alimentation arrive par-dessous, au plus près, avec un minimum de résistance.

Aspect	Alimentation classique (face avant)	Alimentation par l'arrière (BSPDN)
Emplacement du réseau d'alimentation	Mêlé au signal, sur la face avant	Séparé, sur la face arrière du wafer
Ressources de routage pour le signal	Partagées avec l'alimentation	Face avant quasi entièrement libre
Épaisseur des fils d'alimentation	Limitée par la cohabitation	Fils plus larges et plus épais
Longueur du trajet du courant	Traverse toute la pile métallique	Connexions verticales très courtes
Chute de tension (IR drop)	Accumulée sur un long parcours	Fortement réduite

Les gains mesurés : ce que ça apporte vraiment

Les principes, c'est bien ; les chiffres, c'est mieux. Plusieurs acteurs ont publié des résultats concrets qui donnent la mesure de ce que le backside power delivery apporte en pratique. Le cas le plus documenté est celui d'Intel, qui a nommé sa propre implémentation PowerVia. Le fondeur a fabriqué des puces de test dédiées pour isoler l'effet de cette seule technique, et les résultats communiqués sont éclairants.

L'exemple documenté de PowerVia

Selon les données publiées par Intel, ses puces de test équipées de PowerVia ont montré un gain de performance de l'ordre de six pour cent. Ce chiffre peut paraître modeste, mais il faut le remettre en perspective : c'est environ la moitié du gain que l'on obtient habituellement en passant d'un nœud de fabrication au suivant. Autrement dit, une seule innovation d'architecture d'alimentation apporte à elle seule la moitié du bénéfice d'une génération complète de miniaturisation. Ce n'est pas rien.

Intel a également rapporté une amélioration de la stabilité de tension. Les puces intégrant PowerVia présentaient une chute de tension dynamique améliorée de plus de trente pour cent par rapport aux versions sans cette technique. Côté densité, le fondeur a évoqué une utilisation des cellules logiques dépassant les quatre-vingt-dix pour cent, et un gain d'efficacité d'occupation pouvant atteindre l'ordre de dix pour cent. Ces valeurs, publiées par l'entreprise, concordent avec les mécanismes que nous avons décrits : moins de congestion, des chemins plus courts, une alimentation plus propre.

Un gain de performance d'environ six pour cent grâce à la seule architecture d'alimentation équivaut à la moitié d'un saut de génération. Quand chaque nouvelle étape de miniaturisation coûte des années et des sommes colossales, obtenir autant en repensant simplement le chemin du courant est un levier de valeur considérable.

Une amélioration à plusieurs étages

Il est utile de récapituler les bénéfices, car ils s'articulent les uns aux autres :

• Meilleure qualité d'alimentation. Des fils plus larges et un trajet plus court réduisent la résistance et donc la chute de tension. Les transistors reçoivent une tension plus stable et plus proche de la valeur nominale.
• Plus de place pour le signal. La face avant, libérée des rails d'alimentation, offre davantage de ressources de routage pour les connexions logiques et les chemins critiques pour la synchronisation.
• Densité accrue. En désencombrant la face avant, on peut placer les transistors plus serrés et améliorer le taux d'occupation des cellules logiques.
• Moins d'interférences. Séparer physiquement l'alimentation et le signal réduit le couplage parasite entre les deux réseaux, ce qui améliore l'intégrité des signaux.
• Efficacité énergétique. Moins de pertes dans la distribution du courant signifie une meilleure efficacité globale, un atout précieux pour les puces destinées aux centres de données et à l'IA.

Les défis à surmonter

Aucune avancée d'ingénierie ne vient sans contrepartie, et l'honnêteté commande de présenter les obstacles autant que les promesses. Le backside power delivery introduit de vraies difficultés de fabrication, que les acteurs du secteur travaillent activement à maîtriser.

La complexité du procédé

La première contrainte est la complexité. Fabriquer une puce à alimentation arrière ajoute une série d'étapes délicates : coller la plaquette sur un support temporaire, amincir le silicium jusqu'à quelques micromètres, aligner très précisément les motifs de la face arrière sur ceux de la face avant, creuser les nano-TSV, puis déposer la métallisation arrière. Chacune de ces opérations doit être maîtrisée à une précision extrême. L'alignement, en particulier, est un défi : il faut faire correspondre les structures des deux faces avec une tolérance nanométrique, alors qu'elles sont séparées par le silicium.

La question thermique

Un autre point mérite une attention particulière : la gestion de la chaleur. Dans une puce classique, le substrat de silicium massif, épais de plusieurs centaines de micromètres, aide à diffuser la chaleur produite par les transistors. Or, l'amincissement extrême retire une grande partie de ce substrat. La chaleur se répartit alors moins facilement, et il faut concevoir avec soin les chemins d'évacuation thermique. Ce point fait l'objet de recherches actives, car les puces destinées à l'IA et aux centres de données dissipent une puissance importante. Les ingénieurs explorent différentes pistes pour compenser cet effet, notamment en tirant parti du réseau métallique arrière lui-même pour aider à conduire la chaleur.

Contraintes mécaniques et rendement

L'amincissement du wafer et la présence de structures de part et d'autre du silicium créent aussi des contraintes mécaniques. L'asymétrie des matériaux peut provoquer une légère courbure de la plaquette, un phénomène que les spécialistes surveillent de près, car il complique les étapes de fabrication suivantes. De plus, chaque étape supplémentaire est une occasion d'introduire des imperfections, ce qui peut peser sur le rendement — la proportion de puces fonctionnelles produites. Maîtriser ce rendement au fil de la montée en volume est l'un des grands chantiers des fondeurs qui adoptent cette technique.

Le backside power delivery n'est pas une baguette magique. Il échange une difficulté — la congestion de la face avant — contre d'autres : amincissement extrême, alignement des deux faces, dissipation de la chaleur, contraintes mécaniques. Tout l'art des fondeurs consiste à faire pencher la balance du bon côté.

Une idée qui a mûri lentement

L'intuition d'exploiter la face arrière du wafer n'est pas née du jour au lendemain. Elle a longtemps semblé difficile à réaliser, car amincir le silicium à quelques micromètres et y creuser des connexions nanométriques dépassait les capacités industrielles courantes. Ce sont les progrès conjoints du meulage de précision, du polissage, de la gravure fine et de l'alignement des deux faces qui ont fini par rendre l'approche praticable. Le passage d'une idée théorique à une réalité de production illustre un trait constant de la microélectronique : les avancées naissent souvent quand plusieurs techniques, mûries séparément, atteignent en même temps le niveau de maturité requis. L'alimentation par l'arrière est l'aboutissement de nombreuses années de recherche patiente sur chacune de ces briques.

Ce cheminement explique aussi pourquoi la technique arrive maintenant, et pas plus tôt. Tant que la face avant offrait assez de place pour l'alimentation et le signal, l'effort de repenser toute l'architecture ne se justifiait pas. C'est la pression croissante de la miniaturisation, associée à la maturité des procédés d'amincissement, qui a rendu l'alimentation par l'arrière à la fois nécessaire et possible. Le bon moment technologique est souvent celui où un besoin pressant rencontre une capacité de fabrication enfin disponible.

Qui fait quoi dans l'industrie

Le backside power delivery n'est pas une curiosité de laboratoire : c'est une transition industrielle en cours, adoptée par les principaux fabricants de puces avancées, chacun avec sa propre appellation et son propre calendrier. Voici, sans classement de valeur, un panorama de la situation.

Les approches des grands fondeurs

Intel a ouvert la voie sur le plan de la communication publique avec PowerVia, sa mise en œuvre de l'alimentation arrière, qu'il a détaillée par des puces de test dédiées. Le fondeur a intégré cette technique dans son procédé de fabrication avancé, où elle accompagne une nouvelle génération de transistors. TSMC, le plus grand fondeur mondial, développe sa propre variante sous le nom de Super Power Rail. Cette implémentation vise en priorité les puces de calcul intensif destinées aux centres de données, où les bénéfices en matière d'alimentation et d'efficacité sont particulièrement précieux. Samsung, de son côté, a inscrit l'alimentation arrière à sa feuille de route pour ses nœuds les plus avancés.

Derrière ces industriels, un acteur discret joue un rôle central : l'institut de recherche imec, en Belgique, qui explore depuis des années les briques technologiques de l'alimentation arrière, du rail enterré aux nano-TSV. Ses travaux, partagés avec l'ensemble de la profession, ont largement contribué à faire mûrir ces concepts et à les rendre industrialisables. Cette recherche collaborative illustre bien la façon dont progresse la microélectronique de pointe : par une combinaison d'efforts académiques ouverts et d'industrialisation propre à chaque fabricant.

Un élément d'un puzzle plus vaste

Il serait réducteur de considérer le backside power delivery isolément. Cette technique arrive de concert avec d'autres évolutions majeures des transistors eux-mêmes, comme les architectures à grille enrobante — où la grille entoure complètement le canal du transistor pour un meilleur contrôle. L'alimentation arrière et ces nouveaux transistors se complètent : les uns améliorent la commutation, l'autre améliore l'alimentation et le routage. Ensemble, ils forment le socle des procédés de fabrication les plus avancés, ceux qui visent les nœuds autour de deux nanomètres et en deçà. Le backside power delivery n'est donc pas une innovation solitaire, mais l'une des pièces d'un puzzle cohérent qui redéfinit la façon de construire une puce.

Pourquoi cela compte pour l'intelligence artificielle

Toute cette ingénierie fine trouve une résonance particulière dans le contexte de l'intelligence artificielle. Les modèles récents, qu'il s'agisse d'entraînement ou d'inférence, réclament une puissance de calcul colossale, fournie par des accélérateurs qui alignent des milliards de transistors commutant à très haute fréquence. Ces puces sont parmi les plus gourmandes en courant qui soient. La qualité de leur alimentation n'est pas un détail : elle conditionne directement leur performance et leur efficacité énergétique.

Or, l'efficacité énergétique est devenue un enjeu de premier plan pour l'IA. Les centres de données qui hébergent ces calculs consomment beaucoup d'électricité, et chaque pourcentage gagné sur l'efficacité des puces se traduit par des économies significatives à grande échelle. En réduisant les pertes dans la distribution du courant et en améliorant la stabilité de tension, le backside power delivery contribue à rendre ces accélérateurs plus sobres. Ce n'est pas la seule pièce du puzzle — l'architecture des modèles, les logiciels et le refroidissement comptent aussi — mais c'est une brique matérielle qui agit à la racine.

Une meilleure alimentation, de meilleurs calculs

Il y a aussi un lien direct entre qualité d'alimentation et performance de calcul. Quand la tension fournie aux transistors est plus stable, la puce peut fonctionner à des fréquences plus élevées ou à des tensions plus basses sans risque d'erreur. Pour un accélérateur d'IA, cela peut signifier davantage d'opérations par seconde à consommation égale, ou la même performance pour moins d'énergie. Dans un domaine où la demande de puissance de calcul croît vite, ce genre de gain à la source a une valeur considérable. Le backside power delivery agit ainsi comme un multiplicateur discret mais réel de la performance des matériels d'IA.

Les accélérateurs d'IA figurent parmi les puces les plus assoiffées de courant qui existent. Améliorer la façon dont ce courant leur parvient, c'est agir sur la performance et l'efficacité à la racine — là où chaque gain se répercute sur des millions d'opérations et sur la facture énergétique des centres de données.

Ce qu'il faut retenir

Au terme de ce parcours, l'idée maîtresse du backside power delivery se résume en une image simple : séparer les rôles. Pendant des décennies, l'alimentation et le signal ont partagé la même face d'une puce, au prix d'un compromis permanent entre leurs besoins opposés. En déménageant tout le réseau d'alimentation sur l'arrière du wafer, on met fin à cette cohabitation forcée. La face avant se consacre au signal, avec davantage de place ; la face arrière accueille une alimentation aux fils larges, épais et courts, qui réduit les pertes et stabilise la tension.

Les bénéfices documentés sont concrets : un gain de performance de l'ordre de six pour cent mesuré sur des puces de test, une chute de tension dynamique réduite de plus de trente pour cent, une meilleure densité et une efficacité énergétique améliorée. Ces chiffres, publiés par les acteurs eux-mêmes, confirment que le déplacement de l'alimentation n'est pas une astuce cosmétique, mais une transformation de fond de l'architecture des puces. Le prix à payer se compte en complexité de fabrication : amincissement extrême du wafer, alignement des deux faces, gestion de la chaleur et des contraintes mécaniques. Autant de défis que les fondeurs apprennent à maîtriser au fil de la montée en volume.

Pour le lecteur qui suit les progrès de l'informatique et de l'intelligence artificielle, retenir ceci suffit : quand on parle d'alimentation par l'arrière, il s'agit de libérer la puce d'un vieux compromis, en donnant enfin à chaque réseau — courant et signal — l'espace et la forme qui lui conviennent. C'est une avancée matérielle qui, sans faire de bruit, prépare les processeurs des prochaines années. Comprendre ce principe, c'est saisir l'un des ressorts profonds de la course à la performance qui anime aujourd'hui toute l'industrie du silicium. Et derrière l'apparente aridité du sujet, se cache une leçon d'ingénierie limpide : parfois, la meilleure façon d'avancer consiste simplement à regarder le problème par l'autre côté.

Sources

• imec — Backside power delivery : how to power chips from the backside
• Intel Newsroom — PowerVia Test Shows Industry-Leading Performance
• IEEE Spectrum — Intel Is All-In on Backside Power Delivery
• Semiconductor Engineering — Backside Power Delivery Creates Fab Tool, Thermal Dissipation Barriers
• Lam Research — The Other Side of the Wafer : Transistor Channel Stress in BSPDN
• Wikipedia — Backside power delivery
• SemiWiki — Backside Power Delivery (BSPD) Wiki