InFO : le packaging intégré qui a fait ses preuves dans les puces mobiles

Ouvrez un smartphone récent, retirez délicatement la carte mère, et cherchez le processeur principal. Vous ne trouverez pas une grosse puce carrée posée sur un socle épais, comme dans les ordinateurs d'il y a vingt ans. Vous découvrirez au contraire une plaque étonnamment fine, à peine plus large que le morceau de silicium qu'elle contient, sur laquelle une puce mémoire vient parfois se poser en étage. Cette finesse remarquable n'est pas un hasard : elle est le fruit d'une technique de conditionnement appelée InFO, pour Integrated Fan-Out. Popularisée par TSMC dans les processeurs qui animent les iPhone depuis 2016, cette approche a discrètement transformé la manière dont on emballe le silicium pour le rendre utilisable. Loin des projecteurs braqués sur les nanomètres de gravure, l'InFO raconte une autre histoire : celle du packaging, cet art méconnu de connecter une puce au reste du monde, devenu l'un des leviers de performance les plus précieux de l'électronique moderne.

Le packaging, ce héros de l'ombre

Avant de parler d'InFO, il faut s'arrêter un instant sur un mot souvent négligé : le packaging, ou conditionnement. Quand on évoque une puce, on pense au silicium, à la finesse de gravure, aux milliards de transistors. Mais ce petit morceau de silicium — le die, ou puce nue — ne peut rien faire seul. Il mesure quelques millimètres de côté, ses connexions sont microscopiques, et il est aussi fragile qu'un flocon de neige. Pour qu'il devienne un composant que l'on peut souder sur une carte, alimenter, refroidir et faire dialoguer avec ses voisins, il faut l'habiller. C'est précisément le rôle du packaging : offrir au silicium une enveloppe qui le protège, qui achemine ses signaux électriques vers l'extérieur et qui dissipe la chaleur qu'il produit.

Pendant des décennies, cette étape a été considérée comme secondaire, presque triviale. On gravait des transistors toujours plus petits, on ajoutait des cœurs, on montait en fréquence, et le conditionnement suivait sans faire de vagues. Le boîtier classique, dit flip-chip, consistait à retourner la puce et à la connecter à un petit circuit imprimé — le substrat — au moyen de minuscules billes de soudure. Ce substrat organique, fait de résine et de couches de cuivre, servait de traducteur entre les connexions ultra-fines de la puce et les pistes plus grossières de la carte mère. Une architecture éprouvée, robuste, mais qui commençait à montrer ses limites.

Le packaging n'est plus un simple emballage : c'est devenu un domaine d'innovation à part entière, où se jouent aujourd'hui une part croissante des gains de performance de l'électronique.

Le problème tient à une équation physique implacable. À mesure que les puces intègrent plus de fonctions, elles ont besoin de communiquer avec l'extérieur par un nombre croissant de connexions — les entrées-sorties, ou I/O dans le jargon. Une puce moderne peut réclamer des centaines, parfois des milliers de contacts. Or, si l'on veut faire sortir mille fils d'un carré de silicium de quelques millimètres, on se heurte à un mur : il n'y a tout simplement pas assez de place sur les bords. C'est de ce défi qu'est née l'idée du fan-out, littéralement l'« éventail sortant ».

Fan-in contre fan-out : une question d'espace

Pour saisir le principe, imaginez une puce comme une salle de conférence avec une seule porte étroite. Dans un boîtier classique dit fan-in, toutes les connexions doivent tenir sur la surface même de la puce, ni plus ni moins. La zone disponible pour placer les contacts est donc strictement limitée par la taille du silicium. Tant que la puce reste grande et ses connexions peu nombreuses, tout va bien. Mais les processeurs modernes suivent la tendance inverse : ils rétrécissent grâce à la miniaturisation, tandis que leur nombre de connexions augmente. La porte devient trop petite pour la foule.

Le fan-out renverse la logique. Plutôt que de confiner les connexions à la surface de la puce, on entoure celle-ci d'une matière de remplissage et l'on étend la zone de contact au-delà de ses bords. On « déploie l'éventail » : les fils partent de la puce, s'écartent vers l'extérieur, et se répartissent sur une surface plus large que le silicium d'origine. Résultat : on gagne de la place pour loger davantage de connexions, sans avoir à agrandir la puce elle-même. C'est une astuce géométrique simple dans son principe, mais redoutablement efficace dans ses conséquences.

La plaquette reconstituée, cœur de l'idée

La véritable élégance de l'InFO réside dans la façon dont TSMC met en œuvre ce fan-out. Le procédé repose sur une notion à la fois surprenante et ingénieuse : la plaquette reconstituée, ou reconstituted wafer en anglais. Pour comprendre, il faut d'abord rappeler comment on fabrique des puces. On grave des centaines de puces identiques sur un grand disque de silicium — la plaquette, ou wafer. Puis on découpe ce disque en petits carrés, chacun devenant une puce individuelle. Jusqu'ici, rien d'original.

L'InFO ajoute une étape astucieuse. On prend les puces déjà découpées, et on les repositionne, bien espacées, sur un support temporaire. Puis on coule autour d'elles un matériau isolant — un composé de moulage, à base de résine époxy chargée. En durcissant, cette résine forme un nouveau disque plat, de la taille d'une plaquette de silicium, mais composé pour l'essentiel de résine, avec les puces noyées à intervalles réguliers à l'intérieur. C'est cette galette artificielle que l'on appelle « plaquette reconstituée » : elle imite la forme d'un wafer classique, tout en ménageant autour de chaque puce l'espace nécessaire au déploiement des connexions.

En noyant la puce dans une résine plutôt qu'en la posant sur un substrat, l'InFO supprime toute une couche intermédiaire — et avec elle une bonne partie de l'épaisseur et des pertes électriques.

Sur cette surface lisse et continue, les ingénieurs construisent ensuite les couches de redistribution, désignées par l'acronyme RDL (Re-Distribution Layer). Ce sont de fines pistes de cuivre, déposées directement sur la plaquette reconstituée, qui acheminent les signaux depuis les connexions serrées de la puce vers des points de contact plus espacés, situés en partie au-dessus de la résine environnante. C'est là que se produit concrètement l'effet éventail : les signaux entrent par le centre, resserrés, et ressortent élargis sur une zone plus vaste. La densité de ces couches RDL — la finesse des pistes et de leur espacement — détermine en grande partie la richesse des connexions que le boîtier peut offrir.

Un procédé « puce d'abord »

Une particularité technique de l'InFO mérite d'être soulignée : c'est un procédé dit chip first, « puce d'abord ». La puce est placée et enrobée avant que l'on construise les couches de redistribution par-dessus. Cette séquence s'oppose à d'autres approches où l'on fabrique d'abord les pistes, puis où l'on vient y rapporter la puce. Chaque méthode a ses avantages et ses contraintes, notamment en matière de précision de placement et de gestion des déformations. L'approche « puce d'abord » de TSMC a l'avantage de tirer parti des équipements et du savoir-faire déjà maîtrisés en fabrication de plaquettes, ce qui a facilité son passage à la production de masse.

Ce détail explique aussi pourquoi l'InFO relève de ce que l'on nomme le packaging au niveau plaquette, ou WLP (Wafer-Level Packaging). Au lieu de conditionner les puces une à une, on les traite collectivement, par centaines, sur une même galette. Les couches de cuivre, les vias, les contacts : tout se fabrique simultanément pour l'ensemble des puces de la plaquette reconstituée, avant la découpe finale. Cette approche collective, héritée directement des méthodes de la salle blanche, apporte une régularité et une échelle que les procédés de conditionnement traditionnels, unité par unité, atteignent difficilement.

Les vias traversants, un troisième dimension

Jusqu'ici, nous avons décrit un boîtier plat, à deux dimensions : la puce et ses connexions étalées dans un plan. Mais l'InFO va plus loin, en ajoutant une composante verticale grâce aux TIV, pour Through InFO Via, ou « vias traversant l'InFO ». Un via, en électronique, est un petit conduit vertical qui relie deux niveaux de circuit. Les TIV sont des piliers de cuivre qui traversent de part en part le composé de moulage, de la face inférieure à la face supérieure de la plaquette reconstituée.

À quoi servent-ils ? À permettre l'empilement. Grâce aux TIV, on peut poser une seconde puce — le plus souvent une mémoire — au-dessus de la première, et les connecter électriquement à travers la résine. Cette configuration porte un nom : le Package-on-Package, ou PoP, littéralement « boîtier sur boîtier ». Dans les smartphones, c'est ainsi que le processeur applicatif et la mémoire vive cohabitent : la mémoire est perchée sur le processeur, les deux communiquant par les vias traversants. On économise une place précieuse sur la carte mère, tout en rapprochant les deux composants, ce qui améliore la vitesse et l'efficacité de leurs échanges.

La version de l'InFO dédiée à cette architecture s'appelle logiquement InFO_PoP. Selon TSMC, il s'agit du premier boîtier fan-out tridimensionnel au niveau plaquette de l'industrie, précisément conçu pour marier un processeur mobile et sa mémoire par empilement. Cette combinaison de couches de redistribution denses et de vias traversants est ce qui a rendu l'InFO si attractif pour les fabricants de puces mobiles, où chaque dixième de millimètre d'épaisseur compte.

Ce que remplacent les TIV

Il est instructif de comparer les TIV à la solution qu'ils ont supplantée dans certains cas. Les architectures Package-on-Package antérieures utilisaient des vias moulés traversants, ou TMV (Through Molded Via), une technique où les connexions verticales étaient percées puis remplies dans un boîtier moulé plus classique. Les piliers de cuivre des TIV offrent une conductivité et une finesse supérieures, ce qui autorise davantage de connexions verticales sur une surface donnée. Ce raffinement illustre une constante du packaging : chaque génération cherche à faire passer plus de signaux, plus vite, dans moins d'espace.

L'iPhone 7 et le moment de bascule

Toute technologie a besoin d'un moment de vérité pour sortir des laboratoires. Pour l'InFO, ce fut l'automne 2016 et l'arrivée de l'iPhone 7. Apple choisit alors TSMC pour fabriquer le processeur de son smartphone phare, le A10 Fusion, et surtout pour le conditionner en InFO_PoP. Ce choix a valeur de symbole : jusque-là, le fan-out au niveau plaquette restait une promesse technique séduisante mais peu déployée en grand volume. Avec l'iPhone 7, elle passait d'un coup à l'échelle de dizaines de millions d'unités.

Plusieurs analyses indépendantes, menées par des cabinets de rétro-ingénierie spécialisés comme System Plus Consulting et le groupe Yole, ont confirmé et documenté ce choix dès 2016. Leurs démontages ont révélé la structure caractéristique : la puce noyée dans le composé de moulage, les couches de redistribution, les piliers de cuivre servant de vias traversants, et la mémoire DRAM empilée par-dessus en configuration Package-on-Package. Ces travaux ont fait de l'A10 l'exemple de référence de l'InFO, celui que l'on cite invariablement pour illustrer la technologie.

L'adoption de l'InFO par Apple dans l'iPhone 7 a servi de point de bascule : elle a démontré qu'un procédé de fan-out au niveau plaquette pouvait tenir la cadence de la production de masse grand public.

Quels bénéfices concrets cette technique apportait-elle ? Les analyses convergent sur plusieurs points. D'abord, la finesse : en supprimant le substrat organique et les billes de soudure qui l'accompagnaient, l'InFO permet un boîtier notablement plus mince que le Package-on-Package à puce retournée classique. Selon les données techniques publiées par TSMC, le gain est de l'ordre de vingt pour cent en épaisseur par rapport au Package-on-Package à puce retournée classique, un progrès considérable dans un appareil où l'on se bat pour chaque fraction de millimètre. Ensuite, les performances électriques : en rapprochant les composants et en raccourcissant les chemins de signal, on réduit les parasites électriques, ces perturbations qui dégradent les signaux à haute fréquence. Enfin, la gestion thermique se trouve améliorée par la disparition de couches isolantes intermédiaires.

Un enjeu de coût, aussi

Au-delà de la performance pure, l'InFO a séduit pour une raison plus prosaïque : sa capacité à maîtriser les coûts. En traitant les puces collectivement au niveau de la plaquette, et en éliminant le substrat organique — un composant qui a un prix et qui ajoute des étapes de fabrication —, la technique simplifie certaines phases de production. Cet argument économique, combiné aux gains techniques, explique pourquoi l'InFO s'est imposé si vite dans le monde exigeant de la téléphonie mobile, où les volumes gigantesques rendent chaque économie unitaire déterminante.

Les défis discrets d'une belle idée

Aucune technique ne s'impose sans surmonter des obstacles, et l'InFO n'échappe pas à la règle. Derrière l'élégance du principe se cachent des difficultés de fabrication qu'il a fallu apprivoiser pour atteindre la fiabilité de masse. Les évoquer permet de mesurer le savoir-faire accumulé, et de comprendre pourquoi le passage à la production en volume a représenté un jalon aussi important.

Le premier défi porte un nom un peu technique : le gauchissement, ou warpage en anglais. Lorsqu'on associe des matériaux aussi différents que le silicium des puces, le cuivre des pistes et la résine du composé de moulage, on marie des corps qui ne se dilatent pas de la même façon sous l'effet de la chaleur. Or, la fabrication des couches de redistribution implique des cycles thermiques. Ces variations de température provoquent des tensions internes, et la plaquette reconstituée peut se déformer légèrement, se bomber ou se creuser. Sur une galette de la taille d'un disque, même une courbure minime complique les étapes suivantes, qui exigent une planéité quasi parfaite pour aligner les motifs microscopiques. Maîtriser ce gauchissement — par le choix des résines, l'équilibre des couches et le contrôle des procédés — a été l'un des grands chantiers de mise au point.

Le deuxième enjeu est le placement des puces. Dans un procédé « puce d'abord », on positionne les puces sur le support avant de couler la résine et de construire les pistes. Il faut donc les placer avec une précision extrême, car tout écart se répercutera ensuite sur l'alignement des couches de redistribution. À cela s'ajoute un phénomène subtil : lors du moulage, les puces peuvent se déplacer très légèrement — on parle de die shift. Compenser ces micro-déplacements, en anticipant la position réelle des puces après moulage, fait partie des raffinements qui distinguent une fabrication maîtrisée d'un procédé de laboratoire.

Le passage d'une bonne idée à un produit vendu par millions ne tient pas à un seul geste génial, mais à la maîtrise patiente de dizaines de détails invisibles.

Ces difficultés expliquent pourquoi l'adoption en volume de 2016 a marqué un tournant si net. Il ne suffisait pas de démontrer le principe sur quelques prototypes : il fallait prouver qu'on pouvait le reproduire des dizaines de millions de fois, avec une régularité irréprochable et un taux de rebut maîtrisé. Cette fiabilité à l'échelle industrielle est précisément ce qui sépare une curiosité de laboratoire d'une brique technologique durable. En franchissant ce cap, l'InFO a rejoint le cercle restreint des techniques sur lesquelles une industrie entière accepte de miser ses volumes les plus élevés.

InFO, CoWoS, SoIC : ne pas confondre

TSMC propose aujourd'hui toute une famille de techniques de conditionnement avancé, regroupées sous la bannière 3DFabric. Il est facile de les confondre, car leurs noms se ressemblent et elles partagent certains principes. Pourtant, elles répondent à des besoins distincts. Clarifier ces différences aide à comprendre où se situe précisément l'InFO dans le paysage.

CoWoS : l'interposeur pour les gros calculs

La technique la plus médiatisée ces dernières années est sans doute le CoWoS (Chip-on-Wafer-on-Substrate), devenu incontournable pour les puces d'intelligence artificielle et de calcul haute performance. Sa différence fondamentale avec l'InFO tient à un composant : l'interposeur en silicium. Dans le CoWoS, les puces ne sont pas noyées dans une résine, mais posées côte à côte sur une plaque de silicium intermédiaire, gravée de connexions extrêmement fines et denses. Cet interposeur agit comme une autoroute à très haut débit entre les puces, permettant des largeurs de bande colossales — indispensables quand un processeur graphique doit dialoguer avec des piles de mémoire à haute vitesse.

Cette densité a un coût. L'interposeur en silicium est cher à produire, et la technique CoWoS vise des applications où le budget passe après la performance : serveurs, centres de données, accélérateurs d'IA. L'InFO, à l'inverse, se passe totalement d'interposeur. En noyant simplement la puce dans une résine, il offre une solution plus légère, plus fine et plus économique, taillée pour les appareils mobiles et compacts où l'on privilégie la finesse et le coût maîtrisé plutôt que la largeur de bande maximale.

Critère	InFO (Integrated Fan-Out)	CoWoS (Chip-on-Wafer-on-Substrate)
Support des puces	Résine (composé de moulage)	Interposeur en silicium
Cible principale	Mobile, objets compacts	IA, calcul haute performance
Priorité	Finesse, coût maîtrisé	Largeur de bande maximale
Épaisseur du boîtier	Très fin	Plus épais
Exemple emblématique	Processeur A10 (iPhone 7)	Accélérateurs d'IA

SoIC : l'empilement vertical véritable

Encore différent est le SoIC (System on Integrated Chips), que TSMC présente comme sa technique d'empilement tridimensionnel « véritable ». Là où l'InFO et le CoWoS restent pour l'essentiel des approches d'assemblage horizontal — les puces sont disposées côte à côte ou empilées via des billes de soudure —, le SoIC colle directement des puces l'une sur l'autre, silicium contre silicium, sans microbilles intermédiaires. Cette liaison intime, dite hybride, se fait à l'échelle du wafer et relève davantage des méthodes de fabrication frontale (celles de la salle blanche) que du conditionnement classique en aval.

On peut résumer la hiérarchie ainsi : le SoIC est la technique la plus intime et la plus dense, réservée à l'empilement vertical fin ; le CoWoS est la technique à interposeur pour les grands calculs gourmands en bande passante ; et l'InFO est la technique de fan-out sans interposeur, championne de la finesse et du bon rapport coût-performance pour le mobile. Ces briques ne s'excluent d'ailleurs pas : TSMC les combine parfois, certaines variantes du CoWoS empruntant même des principes issus de l'InFO pour remplacer une partie de l'interposeur en silicium par une solution organique.

La famille InFO s'agrandit

Une idée reçue voudrait que l'InFO soit une technique unique et figée. En réalité, il s'agit d'une famille en évolution constante, dont les membres visent des usages de plus en plus variés. Comprendre cette diversification éclaire la trajectoire de la technologie.

• InFO_PoP : la variante originelle, celle de l'iPhone 7, dédiée à l'empilement processeur-mémoire pour les appareils mobiles. C'est le visage historique de l'InFO.
• InFO_oS (InFO on Substrate) : une déclinaison qui pose la structure InFO sur un substrat, avec des couches de redistribution encore plus fines, pensée pour intégrer plusieurs puces logiques avancées — les fameux chiplets — sur une même base.
• InFO_LSI (Local Silicon Interconnect) : une évolution qui glisse un petit morceau de silicium sous plusieurs puces pour les relier localement à très haute densité, ouvrant la voie à des interconnexions passives, puis potentiellement actives à l'avenir.

Cette montée en gamme raconte une trajectoire intéressante. Née pour habiller finement un processeur de smartphone, la technique fan-out de TSMC s'est peu à peu hissée vers des applications plus exigeantes, celles des chiplets et du calcul haute performance. La frontière entre le conditionnement « mobile » économique et le conditionnement « haute performance » luxueux s'est ainsi partiellement estompée, l'InFO servant de pont entre les deux mondes. C'est le signe d'une technologie mûre, capable de s'adapter à mesure que les besoins de l'électronique se diversifient.

D'un habillage de processeur de smartphone, l'InFO est devenu une plateforme modulaire qui accompagne aujourd'hui l'assemblage de puces complexes bien au-delà du mobile.

Aux racines du fan-out

L'InFO de TSMC n'est pas apparu de nulle part. La technique du fan-out au niveau plaquette a une histoire, et il serait injuste de l'attribuer à un seul acteur. Les premiers travaux marquants remontent au milieu des années 2000, chez le fabricant Infineon, qui développa une approche pionnière baptisée eWLB (embedded Wafer-Level Ball grid array). L'idée fondatrice était déjà là : noyer une puce dans un matériau de remplissage pour étendre sa zone de connexion au-delà de ses bords. Infineon céda ensuite des licences de cette technologie à plusieurs sous-traitants d'assemblage et de test, ce qui contribua à diffuser le principe du fan-out dans l'industrie.

Pendant plusieurs années, le fan-out resta toutefois cantonné à des composants relativement simples et à des volumes modestes. Il fallut l'arrivée de l'InFO de TSMC, et surtout son adoption par Apple en 2016, pour que la technique franchisse un seuil et démontre qu'elle pouvait équiper les processeurs les plus sophistiqués, produits à très grande échelle. En ce sens, TSMC n'a pas inventé le fan-out, mais l'a industrialisé au sommet de la gamme, transformant une bonne idée en standard de fait pour le silicium mobile haut de gamme.

Un marché en expansion régulière

Cette trajectoire s'inscrit dans une croissance de fond du conditionnement fan-out. Les études de marché du secteur s'accordent sur une progression soutenue de ce segment, portée par la demande de composants toujours plus fins, plus intégrés et plus performants. La région Asie-Pacifique domine largement cette production, sous l'effet des capacités déployées par les grands fondeurs et sous-traitants du continent. Sans entrer dans le détail de chiffres qui varient selon les cabinets, la tendance générale est claire : le fan-out, dont l'InFO est le représentant le plus visible, occupe une part croissante de l'écosystème du packaging avancé.

Cette dynamique s'explique par un basculement plus profond. Pendant longtemps, les progrès de l'électronique venaient presque exclusivement de la miniaturisation de la gravure : des transistors plus petits, donc plus nombreux et plus rapides. À mesure que cette course devient plus ardue et coûteuse, l'industrie cherche d'autres leviers, et le conditionnement avancé en est un majeur. Assembler intelligemment plusieurs puces, les rapprocher, les empiler, les relier par des chemins courts et denses : autant de moyens de gagner en performance sans dépendre uniquement de la finesse de gravure. L'InFO fut l'un des premiers signaux forts de ce changement de paradigme.

Ce que l'InFO change concrètement

Au-delà de la technique, il est utile de traduire les bénéfices de l'InFO en résultats tangibles pour ceux qui utilisent, conçoivent ou étudient l'électronique. Car un progrès de conditionnement, aussi abstrait soit-il, finit toujours par se manifester dans les objets du quotidien.

Pour l'utilisateur final, l'InFO se traduit d'abord par des appareils plus minces et mieux agencés. La finesse gagnée sur le boîtier du processeur libère de l'espace pour d'autres composants — une batterie plus généreuse, un capteur photo plus imposant — ou permet simplement un appareil plus compact. La proximité entre processeur et mémoire, permise par l'empilement Package-on-Package, contribue aussi à la réactivité et à l'efficacité énergétique, deux qualités que l'on ressent au quotidien sans en connaître la cause.

Pour le concepteur de systèmes, l'InFO offre une palette de connexions plus riche et des chemins de signal plus courts, ce qui facilite l'intégration de fonctions nombreuses dans un espace contraint. La densité des couches de redistribution autorise des architectures qui seraient difficiles à réaliser avec un substrat organique classique. Cette liberté de conception est précieuse dans un secteur où l'on cherche sans cesse à faire cohabiter davantage de capacités sur des surfaces réduites.

Pour l'étudiant ou le curieux, enfin, l'InFO offre un excellent cas d'école. Il illustre à merveille une leçon fondamentale de l'ingénierie : les grandes avancées ne viennent pas toujours du composant le plus visible. Ici, ce n'est pas la puce elle-même qui progresse, mais la manière de l'habiller. Cette idée — que l'emballage peut être aussi déterminant que le contenu — vaut bien au-delà de l'électronique, et rappelle que l'innovation se niche souvent dans les détails que l'on croyait résolus.

Quelques repères pour ne pas se tromper

Pour retenir l'essentiel et éviter les confusions fréquentes, voici quelques repères simples. L'InFO est une technique de fan-out sans interposeur : la puce est noyée dans une résine, pas posée sur une plaque de silicium. Son terrain de prédilection est le mobile et le compact, où la finesse prime. Elle se distingue du CoWoS, qui utilise un interposeur en silicium pour les applications à très haute largeur de bande, et du SoIC, qui empile directement les puces silicium contre silicium. Enfin, l'InFO n'est pas une pièce unique mais une famille de variantes, qui s'étend progressivement du smartphone vers les usages haute performance.

• Puce nue (die) : le morceau de silicium gravé, fragile, inutilisable seul.
• Packaging : l'habillage qui protège la puce, achemine ses signaux et évacue sa chaleur.
• Fan-out : le fait d'étendre la zone de connexion au-delà des bords de la puce.
• Plaquette reconstituée : la galette de résine dans laquelle on noie les puces espacées.
• RDL : les couches de cuivre qui redistribuent les signaux vers des contacts plus espacés.
• TIV : les piliers de cuivre verticaux qui traversent la résine pour permettre l'empilement.
• Package-on-Package (PoP) : l'empilement d'une puce mémoire au-dessus du processeur.

Une brique qui a fait ses preuves

Ce qui frappe, avec le recul, c'est la solidité de cette technique. Introduite en volume en 2016, l'InFO n'a rien d'une nouveauté fragile ou expérimentale : elle a équipé des centaines de millions d'appareils, sa fiabilité a été démontrée à l'échelle industrielle, et ses principes ont essaimé dans des variantes de plus en plus ambitieuses. Là où bien des innovations tapageuses disparaissent après quelques années, l'InFO s'est installé comme une brique fondamentale, discrète mais indispensable, du conditionnement moderne.

Cette maturité en fait un excellent exemple de ce que l'on peut attendre d'une bonne technologie : non pas une révolution spectaculaire et éphémère, mais une amélioration profonde, éprouvée, qui s'intègre si bien qu'on finit par l'oublier. Combien d'utilisateurs de smartphones savent que le processeur qui les accompagne est enrobé de résine plutôt que posé sur un substrat ? Presque aucun. Et c'est précisément la marque d'un bon conditionnement : il fait son travail sans se faire remarquer, laissant toute la lumière au silicium qu'il protège.

La meilleure des innovations est parfois celle que l'on ne voit pas : l'InFO agit dans l'ombre, mais chaque smartphone qui tient dans la main en porte discrètement la trace.

Alors que l'industrie du silicium explore de nouvelles voies pour continuer à progresser — chiplets, empilements tridimensionnels, interconnexions toujours plus denses —, l'InFO conserve sa place. Il rappelle qu'une part croissante de l'avenir de l'électronique se jouera non pas seulement dans la gravure des transistors, mais dans l'art d'assembler et de connecter le silicium. Le packaging, longtemps relégué au rang de simple emballage, s'affirme comme un terrain d'innovation à part entière. Et l'histoire de l'InFO, née dans un smartphone et étendue jusqu'aux puces les plus complexes, en offre une démonstration limpide : parfois, la meilleure façon de faire progresser une puce, c'est de mieux l'habiller.

Sources

• TSMC — InFO (Integrated Fan-Out) Wafer Level Packaging, page officielle 3DFabric
• Yole Group / System Plus Consulting — Confirmation de l'usage de l'InFO dans le processeur Apple A10
• i-Micronews — TSMC Integrated Fan-Out (inFO) Package in Apple's A10 Application Processor
• Semiconductor Engineering — Fan-Out Packaging Gains Steam
• MacRumors — Comment TSMC a remporté l'exclusivité de la puce A10 grâce à l'InFO
• Wikipedia — Apple A10 (fiche technique du processeur)