NVLink et NVSwitch : interconnecter des milliers de GPU

Entraîner un grand modèle de langage, c'est moins une affaire de calcul pur qu'une affaire de circulation des données entre des milliers de puces graphiques. NVLink et NVSwitch, les technologies d'interconnexion propriétaires de NVIDIA, sont devenues le tissu conjonctif des supercalculateurs d'intelligence artificielle les plus puissants de la planète. Avec des débits atteignant 900 Go/s par GPU sur Hopper et jusqu'à 1,8 To/s sur la génération Blackwell annoncée en mars 2024, ces liens repoussent continuellement la frontière du possible. Plongée technique dans l'infrastructure qui rend l'IA à l'échelle réellement réalisable.

Quand on parle d'intelligence artificielle, on pense spontanément aux puces graphiques, aux GPU, à leur puissance de calcul brute. Mais cette puissance ne sert à rien si les données ne circulent pas assez vite entre les puces. Un cluster de centaines de GPU reste un groupe d'individus isolés tant qu'ils ne savent pas échanger instantanément. NVLink et NVSwitch répondent précisément à ce enjeu : créer une autoroute dédiée, ultra-rapide, à l'intérieur même des calculateurs, pour que des milliers de GPU fonctionnent comme un seul.

Pourquoi les GPU ont-ils besoin d'un interconnect dédié

Historiquement, les GPU communiquaient entre eux via le bus PCI Express (PCIe), le standard universel qui relie les cartes d'extension à la carte mère. Pendant des années, ce bus a suffi. Mais avec l'essor de l'apprentissage profond, le calcul distribué multi-GPU a révélé une réalité gênante : le PCIe devenait le goulot d'étranglement numéro un des clusters de calcul.

Le raisonnement est arithmétique. Un GPU H100 peut traiter les données à une vitesse vertigineuse, mais la version la plus rapide du bus PCIe — la génération 5, en vigueur depuis 2022 — plafonne à environ 128 Go/s en bidirectionnel sur seize lanes. Quand deux GPU doivent synchroniser leurs calculs, c'est-à-dire échanger en permanence des morceaux de modèles et des gradients, ce débit devient insuffisant. Les puces attendent les données au lieu de calculer. Le rendement s'effondre.

Le constat vaut aussi pour la mémoire. Un grand modèle de langage contemporain ne tient pas sur un seul GPU. Il faut le découper et le répartir sur des dizaines, voire des centaines de puces. Chaque GPU ne travaille alors que sur un fragment du problème, mais tous doivent échanger leurs résultats à chaque étape. Plus le modèle grossit, plus ces échanges deviennent massifs et fréquents. Un bus de communication lent agit comme un robinet trop étroit sur un tuyau sous pression : tout le débit en pâtit.

La loi de base de l'IA à grande échelle : la performance d'un cluster de GPU est gouvernée par le maillon le plus lent. Le calcul, les GPU le maîtrisent. C'est la communication entre eux qui décide du rendement réel.

Des mesures publiées par la communauté technique l'illustrent concrètement. Synchroniser un gigaoctet de gradients prend environ 0,6 milliseconde sur un lien NVLink de génération 5, contre 16 millisecondes sur un lien PCIe 64 Go/s et 80 millisecondes sur une liaison Ethernet à 100 gigabits. L'écart n'est pas marginal : il est d'un ordre de grandeur, voire de deux. C'est précisément cet écart qui justifie l'existence d'un interconnect pensé exclusivement pour les GPU.

À cela s'ajoute une dimension d'architecture. Le bus PCIe est partagé avec le CPU, le stockage, les cartes réseau. Le saturer avec des échanges inter-GPU pénalise tout le système. NVIDIA a compris dès le début des années 2010 qu'il fallait un chemin dédié, une voie express réservée aux puces graphiques, libérée de toute autre contention. Cette voie express, c'est NVLink.

NVLink : un bus pensé exclusivement pour les GPU

NVIDIA officialise NVLink en 2014 avec l'architecture Pascal et la carte Tesla P100, lancée en 2016. L'idée est radicale : plutôt que d'emprunter le bus PCIe universel, créer un protocole de communication propriétaire, optimisé pour les échanges à haut débit entre puces graphiques. NVLink n'est pas une simple amélioration du PCIe. C'est une technologie de liaison fondamentalement différente, conçue de zéro pour un seul usage : faire dialoguer des GPU entre eux à la vitesse la plus élevée possible.

Une liaison série multi-voies

Techniquement, NVLink est une liaison série symétrique, composée de plusieurs lanes différentielles fonctionnant en parallèle. Chaque lane transporte un flux de données bidirectionnel à haut débit. En empilant plusieurs lanes, on obtient une bande passante agrégée qui croît linéairement. C'est le même principe que pour le PCIe, mais avec des caractéristiques électriques, un protocole et une topologie entièrement repensés pour le monde des GPU.

Une particularité essentielle distingue NVLink du PCIe : un même GPU peut comporter plusieurs liens NVLink indépendants. Là où une carte PCIe dialogue avec un seul hôte sur un seul bus, un GPU Pascal pouvait encaisser quatre liens NVLink simultanés, chacun pointant vers un pair différent. Cette multi-liaison ouvre la voie à des topologies riches, où chaque GPU peut parler directement à plusieurs voisins sans attendre son tour sur un bus partagé.

Un protocole pensé pour la cohérence et la mémoire partagée

Au-delà du débit brut, NVLink introduit des fonctionnalités structurelles qui le rendent précieux pour l'IA. Il supporte des opérations de transfert de mémoire direct entre GPU — le peer-to-peer — sans transiter par le CPU ni par la mémoire système. Il permet aussi, à partir de l'architecture Volta (2017), la cohérence de cache entre GPU, une propriété qui simplifie considérablement la programmation des systèmes multi-GPU et accélère les accès à la mémoire partagée.

Cette capacité à exposer un espace d'adressage partagé, où plusieurs GPU voient une mémoire logiquement unifiée, change la donne pour les développeurs. Plutôt que de gérer manuellement chaque transfert de données entre puces, le logiciel peut manipuler un modèle comme s'il tenait dans une seule mémoire. C'est l'infrastructure logicielle, la pile CUDA et la librairie de communication collective NCCL, qui orchestre en arrière-plan les déplacements de données sur le tissu NVLink. Résultat : une abstraction propre pour le développeur, une efficacité maximale pour le matériel.

Le signal PAM4 et le doublement du débit par lane

Un saut technique mérite d'être souligné : l'introduction de la modulation PAM4 (« Pulse Amplitude Modulation 4-level ») à partir de NVLink 4.0 sur Hopper. Contrairement à la modulation NRZ classique, qui encode un seul bit par symbole transmis, PAM4 encode deux bits par symbole en utilisant quatre niveaux de tension au lieu de deux. Sur Hopper, ce gain de signalisation sert avant tout à multiplier les liens par GPU — douze sur Ampere, dix-huit sur Hopper — à débit par lien inchangé : une lane NVLink 4.0 délivre 25 Go/s par direction, exactement comme sur Ampere. C'est le nombre de liens, et non le débit par lien, qui explique le passage de 600 à 900 Go/s entre ces deux générations.

Cette sophistication électrique a un coût : le signal PAM4 est plus fragile face au bruit et exige une ingénierie de précision sur les circuits d'horloge, l'égalisation et la correction d'erreurs. NVIDIA a investi massivement dans la conception de ces liens pour garantir une fiabilité comparable à celle du NRZ. Le résultat, une bande passante de 900 Go/s par GPU Hopper (18 liens à 25 Go/s par direction), valide l'approche. Sur Blackwell, la même philosophie pousse enfin le débit par lane à 50 Go/s par direction — le double de Hopper —, ce qui explique le bond à 1,8 To/s avec le même nombre de liens (dix-huit) que Hopper.

Cinq générations, cinq sauts de performance

Depuis son introduction en 2014, NVLink a connu cinq générations majeures, chacune alignée sur une architecture GPU de NVIDIA. À chaque étape, la bande passante par puce a augmenté, le nombre de liens par GPU a crû, et la sophistication du protocole s'est affinée. Le tableau ci-dessous synthétise cette évolution.

Génération	Architecture GPU	Année	Liens / GPU	Bande passante par GPU (bidirectionnelle)
NVLink 1.0	Pascal (P100)	2014-2016	4	160 Go/s
NVLink 2.0	Volta (V100)	2017	6	300 Go/s
NVLink 3.0	Ampere (A100)	2020	12	600 Go/s
NVLink 4.0	Hopper (H100)	2022	18	900 Go/s
NVLink 5.0	Blackwell (B200/GB200)	2024	18	1 800 Go/s

La trajectoire parle d'elle-même. En dix ans, la bande passante par GPU a été multipliée par plus de onze, portée par deux leviers cumulés. Le premier est le nombre de liens par GPU, qui grimpe de 4 sur Pascal à 18 sur Hopper et Blackwell. Le second est le débit par lien : 20 Go/s par direction sur Pascal, puis un palier à 25 Go/s par direction sur Volta, Ampere et Hopper, avant un doublement à 50 Go/s par direction sur Blackwell grâce à l'exploitation complète de la modulation PAM4.

Pascal : la fondation (2014-2016)

La première génération de NVLink équipe la Tesla P100, première puce de NVIDIA conçue explicitement pour l'apprentissage profond. Avec quatre liens et 160 Go/s de bande passante agrégée, elle est déjà plus de cinq fois plus rapide que le PCIe de l'époque. Le DGX-1, premier système d'IA intégré de NVIDIA, utilise NVLink pour relier ses huit GPU P100 dans une topologie de type « hypercube mesh ». Chaque GPU peut parler à ses voisins directs en plein débit. Les fondations sont posées.

Volta : l'arrivée de la cohérence (2017)

Avec la V100 et NVLink 2.0, NVIDIA ajoute une innovation majeure : la cohérence de cache entre CPU et GPU, d'abord implémentée dans le superordinateur Summit d'IBM et du département de l'Énergie américain. Six liens par GPU portent la bande passante à 300 Go/s. La cohérence de cache ouvre la voie à une programmation unifiée où CPU et GPU partagent un même espace d'adressage.

Ampere et Hopper : l'industrialisation (2020-2022)

L'A100 double encore la mise : douze liens, 600 Go/s. C'est avec cette génération que les clusters de milliers de GPU deviennent la norme pour entraîner les modèles de langage géants. La H100, sur Hopper, passe à dix-huit liens et 900 Go/s, tout en introduisant la modulation PAM4 qui double le débit par lane. Hopper est aussi l'architecture qui équipe la majorité des grands supercalculateurs d'IA en production début 2024.

Blackwell : le bond de mars 2024

Annoncée au GTC de mars 2024, la génération Blackwell porte NVLink en version 5.0 avec un débit de 1,8 To/s par GPU — le double de Hopper. Ce saut n'est pas anecdotique : il signifie qu'un seul GPU Blackwell peut échanger des données à un débit supérieur à la totalité de ce que transportait un système complet il y a dix ans. Le GB200 NVL72, système rack-scale dévoilé au même événement, exploite ce débit pour connecter 72 GPU Blackwell dans un seul domaine NVLink, promettant des accélérations de l'ordre de trente fois sur certains workloads d'inférence de grands modèles.

NVSwitch : connecter 256 GPU comme un seul

NVLink résout le problème de la vitesse entre deux GPU. Mais comment faire communiquer non plus deux, mais huit, seize, voire 256 puces à plein débit ? C'est là qu'intervient NVSwitch, le composant qui transforme un groupe de GPU en un système véritablement unifié. Lancé en 2018 avec le DGX-2 et l'architecture Volta, NVSwitch est un commutateur silicium dédié qui route les liens NVLink entre tous les GPU d'un système.

Le problème de la topologie

Relier huit GPU entre eux par des liens NVLink directs pose un problème combinatoire. Si chaque GPU doit pouvoir parler à chacun des sept autres à plein débit, il faut un schéma de câblage complexe, vite saturé. Au-delà de huit GPU, les approches point-à-point deviennent ingérables. NVSwitch apporte une réponse élégante : centraliser le routage dans un composant dédié, capable de connecter tous les GPU à tous les autres avec une bande passante uniforme.

Le premier NVSwitch, présent dans le DGX-2, relie seize GPU V100 dans une topologie dite « fat-tree » non bloquante. Chaque GPU dispose du même débit vers n'importe quel autre, sans dégradation. L'ensemble se comporte, du point de vue logiciel, comme un GPU virtuel de seize unités. C'est un changement qualitatif : on passe d'un groupe de puces qui se parlent à un système réellement unifié.

L'évolution vers le rack-scale

Avec Ampere et Hopper, NVIDIA pousse la logique plus loin. Le DGX A100 et le DGX H100 embarquent chacun un NVSwitch de troisième génération qui relie huit GPU à l'intérieur d'un seul serveur. Mais l'innovation majeure arrive avec le NVLink-network Switch, dévoilé en 2022 : un commutateur externe qui étend le domaine NVLink au-delà d'un seul châssis, jusqu'à 256 GPU répartis sur 32 nœuds.

Cette extension marque une rupture. Jusqu'alors, NVLink restait cantonné à l'intérieur d'un serveur. Dès qu'il fallait connecter plusieurs serveurs entre eux, on retombait sur l'InfiniBand ou l'Ethernet, avec des débits moindres. Avec le NVLink-network Switch, les 256 GPU d'une SuperPOD H100 forment un seul domaine mémoire à haut débit, capable d'échanger à plein régime sur l'ensemble de la grille. La bande passante agrégée « all-to-all » atteint 57,6 To/s pour ces 256 GPU.

Le génie de NVSwitch n'est pas d'avoir inventé un composant plus rapide, mais d'avoir transformé un réseau en un système. Avec 256 GPU vus comme un seul du point de vue de la bande passante, le logiciel n'a plus à se soucier de la distance entre puces.

La topologie fat-tree expliquée

La structure employée est une topologie d'arbre gras — « fat tree » en anglais —, une architecture de réseau inventée dans les années 1980 par le chercheur Charles Leiserson. Le principe : plus on remonte vers la racine de l'arbre, plus les liens sont larges, afin qu'aucune communication entre deux feuilles ne soit bridée. Appliquée aux GPU, cette topologie garantit que n'importe quelle paire de puces, qu'elles soient dans le même serveur ou dans des serveurs éloignés, peut échanger à plein débit simultanément.

Concrètement, dans une SuperPOD H100 de 256 GPU, chaque serveur DGX H100 héberge huit GPU connectés par des NVSwitch internes. Les NVSwitch de chaque serveur sont ensuite reliés entre eux par des liens montants qui traversent le NVLink-network Switch central. Le résultat est un maillage où chaque GPU voit tous les autres à égale distance logique, avec une bande passante constante. Cette homogénéité est précieuse pour les algorithmes d'apprentissage distribué, qui fonctionnent d'autant mieux que les latences sont prévisibles.

La SuperPOD : un cluster de 256 GPU comme un seul

Le concept de SuperPOD, formalisé par NVIDIA, pousse l'idée à son aboutissement : un cluster préintégré de plusieurs serveurs DGX, relié par un tissu NVSwitch complet, livré et supporté comme un seul système. La première SuperPOD, annoncée en 2019, assemblait 96 serveurs DGX-2H — soit 1 536 GPU V100 — reliés par NVSwitch. En 2020, la génération DGX A100 a porté la référence à 140 serveurs, totalisant 1 120 GPU. En 2022, la SuperPOD H100 proposait une architecture de référence à 256 GPU répartis sur 32 nœuds.

Le superordinateur Selene, déployé par NVIDIA pour ses propres besoins de recherche, illustre la maturation de cette architecture. Basé sur des serveurs DGX A100 et un réseau InfiniBand HDR, il a atteint la septième position du classement Top500 des supercalculateurs mondiaux et s'est hissé à la deuxième place du Green500, qui mesure l'efficacité énergétique. Cette double performance — puissance de pointe et efficacité — valide le pari architectural : un tissu d'interconnexion pensé pour l'IA peut rivaliser avec les supercalculateurs classiques tout en consommant moins d'énergie par calcul.

Le tableau suivant résume les principales configurations SuperPOD et systèmes équivalents disponibles au début de 2024.

Système	Architecture GPU	GPU par système	Domaine NVLink	Bande passante par GPU	Usage type
DGX-2 (2018)	Volta V100	16	16 GPU (NVSwitch interne)	300 Go/s	Recherche, premier LLM
DGX A100 (2020)	Ampere A100	8	8 GPU par nœud	600 Go/s	Entraînement multi-nœuds
DGX H100 (2022)	Hopper H100	8	8 GPU par nœud	900 Go/s	Entraînement LLM à grande échelle
DGX H100 SuperPOD (2022)	Hopper H100	256	256 GPU (NVLink-network)	900 Go/s	Supercalculateurs d'IA
DGX GH200 (2023)	Grace Hopper GH200	256	256 GPU (NVLink-network)	900 Go/s	Modèles sur mémoire unifiée
GB200 NVL72 (2024)	Blackwell B200	72	72 GPU (NVLink rack-scale)	1 800 Go/s	Inférence et entraînement LLM géants

SHARP : la réduction dans le réseau

Un autre ingrédient technique mérite d'être mentionné : SHARP, acronyme de « Scalable Hierarchical Aggregation and Reduction Protocol ». Développé à l'origine par Mellanox — racheté par NVIDIA en 2020 —, ce protocole délègue certaines opérations de calcul, typiquement les réductions collectives des algorithmes d'apprentissage distribué, directement aux commutateurs réseau. Plutôt que d'envoyer toutes les données vers un GPU qui les combine, les switches effectuent l'agrégation en transit.

L'intérêt est double : on réduit le volume de données qui transite sur le réseau, et on libère les GPU pour qu'ils se concentrent sur le calcul. La librairie NCCL de NVIDIA exploite nativement SHARP, ce qui signifie que les frameworks d'apprentissage profond — PyTorch, TensorFlow, JAX — en bénéficient sans modification de code. Sur une SuperPOD H100, les gains peuvent atteindre plusieurs dizaines de pourcents sur les opérations d'all-reduce, typiquement le point chaud de l'entraînement distribué.

NVLink-C2C et le superchip Grace Hopper

Jusqu'en 2022, NVLink reliait exclusivement des GPU entre eux. Le CPU, lui, restait connecté via le PCIe. Cette séparation imposait un détour coûteux chaque fois qu'un GPU devait accéder à la mémoire du CPU, ou inversement. Avec l'architecture Hopper et le processeur Grace — le premier CPU de NVIDIA —, la société franchit un nouveau cap : NVLink-C2C, une variante de NVLink optimisée pour relier un CPU et un GPU sur une même puce.

Le superchip GH200

Le Grace Hopper Superchip (GH200), annoncé en 2022 et disponible commercialement en 2023, fusionne un CPU Grace (72 cœurs ARM Neoverse V2) et un GPU Hopper dans une seule unité, reliés par NVLink-C2C avec une bande passante de 900 Go/s. Pour donner un ordre de grandeur, c'est environ sept fois ce qu'offre un lien PCIe Gen5 x16. Le CPU et le GPU partagent un espace d'adressage unifié, avec cohérence de cache, ce qui élimine les copies explicites de données entre les deux mémoires.

Cette architecture change radicalement la donne pour les workloads qui manipulent de grands volumes de données en mémoire CPU — typiquement les systèmes de recommandation, les bases de données vectorielles ou l'inférence de modèles massifs. Le GPU peut « déborder » dans la mémoire LPDDR5X du CPU Grace, qui atteint jusqu'à 480 Go sur certaines configurations, sans pénalité de latence majeure. Les développeurs n'ont plus à gérer manuellement les transferts : le matériel s'en charge.

Une mémoire unifiée à l'échelle du cluster

Le DGX GH200, système lancé en mai 2023, pousse le concept plus loin en reliant 256 superchips GH200 via le tissu NVLink-network. L'ensemble expose une mémoire partagée cumulée qui se compte en dizaines de téraoctets, accessible à plein débit par tous les GPU. Pour les modèles qui ne tiennent pas dans la mémoire HBM d'un seul GPU — et ils sont de plus en plus nombreux —, cette capacité à puiser dans un réservoir de mémoire unifié est un atout décisif.

Concrètement, un DGX GH200 peut rassembler près de 144 To de mémoire partagée (HBM3e et LPDDR5X cumulées) sur 256 GPU. C'est suffisant pour charger entièrement en mémoire un modèle de l'ordre du trillion de paramètres, ou pour servir plusieurs grands modèles simultanément sans swap. Cette propriété rapproche le cluster d'IA d'un ordinateur à mémoire partagée classique, tout en conservant la puissance de calcul massivement parallèle des GPU.

Applications : entraîner les LLM à l'échelle

L'impact concret de NVLink et NVSwitch se mesure dans les performances réelles de l'entraînement des grands modèles. Les équipes de NVIDIA et Microsoft l'ont démontré avec le modèle Megatron-Turing NLG 530B, publié en octobre 2021. Avec 530 milliards de paramètres, ce transformer était à l'époque le plus grand modèle de langage monolithique jamais entraîné. Son entraînement a mobilisé un cluster de serveurs DGX A100, exploitant pleinement le tissu NVSwitch pour répartir le calcul sur des centaines de GPU.

Les trois axes de parallélisme

Entraîner un tel modèle exige de le découper de trois manières complémentaires, chacune sollicitant différemment le tissu d'interconnexion :

• La parallélisation de données — data parallelism — répartit des lots de données différents sur plusieurs GPU, qui calculent chacun une partie des gradients puis les synchronisent. Le goulot est ici l'all-reduce, l'opération qui agrège les gradients. C'est précisément ce que SHARP et NVLink accélèrent.
• La parallélisation tenseur — tensor parallelism — découpe chaque couche du réseau sur plusieurs GPU, qui doivent échanger à chaque passe avant et arrière. Ce schéma est extrêmement sensible à la latence et exige un lien très haut débit : on le réserve aux GPU d'un même nœud, reliés par NVSwitch.
• La parallélisation de pipeline — pipeline parallelism — répartit les couches successives du modèle sur des groupes de GPU distincts, comme une chaîne d'assemblage. Les communications sont moins denses mais traversent plusieurs nœuds, ce qui profite du NVLink-network Switch et de l'InfiniBand.

La combinaison de ces trois axes — ce que les ingénieurs appellent le « 3D parallelism » — n'est performante que si le tissu d'interconnexion délivre une bande passante homogène et prévisible entre toutes les paires de GPU. C'est exactement ce que garantit la topologie NVSwitch fat-tree. Sans elle, certains schémas de découpage tomberaient sur des liaisons lentes et ruineraient le rendement.

La leçon des grands entraînements : on ne choisit pas un schéma de parallélisme en fonction du modèle, mais en fonction de la topologie du cluster. Le matériel dicte la stratégie logicielle. Comprendre son tissu NVSwitch, c'est déjà optimiser la moitié de son entraînement.

De l'entraînement à l'inférence

NVLink ne sert pas qu'à entraîner : il accélère aussi l'inférence des grands modèles. Servir un modèle de plusieurs centaines de milliards de paramètres en temps réel exige de le répartir sur plusieurs GPU et de synchroniser leurs réponses à chaque requête. Plus le tissu entre GPU est rapide, plus la latence de réponse diminue, plus le débit de requêtes augmente. NVIDIA communique sur des accélérations allant jusqu'à trente fois pour l'inférence de grands modèles de langage sur le système GB200 NVL72, grâce à la combinaison de NVLink 5.0 et de l'architecture Blackwell.

Ces chiffres, à prendre comme des indications constructeurs, traduisent une tendance réelle : l'inférence à grande échelle devient elle aussi un problème de communication inter-GPU autant que de calcul. Les opérateurs cloud et les centres de données qui servent des millions de requêtes par jour sur des modèles volumineux tirent directement parti de ces gains de bande passante pour réduire leurs coûts et leurs temps de réponse.

Les bénéfices mesurés du tissu NVLink

Plusieurs études techniques et les spécifications constructeur permettent de quantifier concrètement l'apport de NVLink. Sur un système H100, le tissu NVLink offre une bande passante brute environ 7 fois supérieure à celle d'un lien PCIe Gen5 (900 Go/s contre 128 Go/s selon NVIDIA), avec une latence de transfert GPU à GPU nettement inférieure à celle du PCIe. Le gain effectif sur un entraînement réel varie fortement selon le modèle, la taille des lots et le schéma de parallélisme retenu, mais la tendance est nette : plus un modèle grossit et se répartit sur des GPU nombreux, plus la bande passante inter-GPU devient le facteur limitant, et NVLink fait la différence entre un cluster qui calcule et un cluster qui attend.

Au-delà des benchmarks, c'est l'expérience développeur qui se transforme. Sur un système DGX H100, un développeur qui lance un script PyTorch avec huit GPU n'a aucune configuration particulière à faire : la librairie NCCL détecte automatiquement la topologie NVSwitch et choisit les algorithmes de communication collectifs optimaux. Cette transparence est précieuse. Elle permet aux équipes de science des données de se concentrer sur leur modèle plutôt que sur l'ingénierie de communication, tout en bénéficiant des performances de pointe du matériel.

NVLink face aux alternatives

NVLink et NVSwitch dominent aujourd'hui largement le marché des interconnects pour GPU spécialisés IA. Mais ils ne sont pas seuls. Plusieurs technologies alternatives existent ou émergent, portées par les concurrents de NVIDIA ou par des consortiums industriels soucieux d'ouvrir ce secteur.

AMD et l'Infinity Fabric

Le concurrent direct de NVIDIA, AMD, dispose de sa propre technologie : Infinity Fabric, une architecture d'interconnexion intégrée à ses processeurs et accélérateurs. À l'origine conçue pour relier les unités de calcul à l'intérieur d'une puce, Infinity Fabric s'est étendue aux communications entre GPU via le protocole XGMI (eXtended Graphics Memory Interconnect). Les accélérateurs Instinct MI300X, basés sur l'architecture CDNA 3 et commercialisés fin 2023, utilisent ce protocole pour offrir une bande passante entre GPU comparable à celle de NVLink 4.0.

L'approche d'AMD mise sur l'intégration verticale : Infinity Fabric relie CPU, GPU et mémoire au sein de superchips (le MI300A combine CPU et GPU sur un seul package). Pour les équipes qui construisent des clusters sur la pile logicielle ROCm d'AMD, c'est une alternative cohérente. La maturité de l'écosystème logiciel, toutefois, reste moins étendue que CUDA, ce qui freine l'adoption à grande échelle début 2024.

CXL : le standard ouvert pour la mémoire

Le protocole CXL (Compute Express Link), promu par un consortium industriel, poursuit un objectif différent : standardiser les communications entre CPU et accélérateurs, et permettre le partage et la mutualisation de la mémoire. Construit au-dessus du bus PCIe physique, CXL ajoute un protocole cohérent qui simplifie l'accès à la mémoire distante. Il ne vise pas, à court terme, les débits de NVLink — un lien CXL 3.0 x16, construit sur la couche physique PCIe 6.0, plafonne autour de 256 Go/s en bidirectionnel, soit environ le double de CXL 2.0 — mais s'impose comme un standard ouvert pour les architectures hétérogènes.

Pour les organisations qui souhaitent éviter le verrou propriétaire de NVIDIA, CXL offre une voie de standardisation. Plusieurs constructeurs de serveurs et de puces l'intègrent dans leurs feuilles de route. NVIDIA elle-même participe au consortium CXL, signe que ces technologies ne s'excluent pas mutuellement et peuvent coexister dans une même architecture.

Un paysage en mouvement

Le secteur des interconnects pour accélérateurs d'IA évolue rapidement. Plusieurs acteurs industriels — constructeurs de puces, de serveurs, opérateurs cloud — travaillent à définir des standards ouverts qui pourraient, à terme, concurrencer l'écosystème NVLink/NVSwitch. Ces initiatives reflètent une demande légitime du marché : disposer d'alternatives interopérables, comparables à ce que le PCIe représente pour les communications CPU-périphériques.

Pour l'instant, et au début de 2024, NVIDIA conserve une avance technique et commerciale substantielle, renforcée par la cohérence de sa pile logicielle — CUDA, NCCL, cuDNN — qui tire le meilleur parti du matériel. Mais la pression concurrentielle et l'appétit pour des standards ouverts stimulent l'innovation, ce qui bénéficie in fine à l'ensemble du secteur de l'IA.

Limites, nuances et perspectives

La puissance de NVLink et NVSwitch vient avec son lot de défis, qu'il est honnête de poser pour avoir une vision complète de l'infrastructure IA. Le premier est économique : ces technologies sont propriétaires et réservées aux GPU de NVIDIA. Une organisation qui investit massivement dans l'écosystème CUDA et NVLink s'engage sur une plateforme précise, avec ce que cela suppose de dépendance fournisseur et de coûts d'acquisition élevés.

La bonne nouvelle, c'est que l'écosystème évolue. NVIDIA a annoncé en mai 2025 le programme NVLink Fusion, qui ouvre partiellement la technologie à des partenaires tiers pour qu'ils conçoivent des accélérateurs compatibles avec le tissu NVLink. Parallèlement, les initiatives de standardisation comme CXL ou les efforts des concurrents d'AMD créent une émulation saine qui devrait, à terme, élargir le choix des architectes de systèmes.

Consommation énergétique et refroidissement

Second enjeu : l'énergie. Faire circuler des données à 900 ou 1 800 Go/s entre des centaines de GPU consomme une puissance considérable. Une SuperPOD H100 de 256 GPU tire plusieurs centaines de kilowatts ; un rack GB200 NVL72 approche les 120 kilowatts. Ce niveau de consommation pose des questions concrètes d'alimentation électrique, de dissipation thermique et d'empreinte environnementale.

Des solutions existent et se généralisent. Le refroidissement liquide, qui circule directement au contact des composants, s'impose comme la norme pour les systèmes de la génération Blackwell — le GB200 NVL72 est entièrement refroidi par liquide. Cette technologie améliore drastiquement l'efficacité énergétique : on évite les ventilateurs bruyants et gourmands, on récupère la chaleur, et on réduit la facture climatique du datacenter. Les architectures successives de GPU, par ailleurs, délivrent plus de calcul par watt, ce qui améliore le ratio performance/énergie à chaque génération.

Complexité opérationnelle

Troisième dimension : la complexité. Déployer, exploiter et maintenir un cluster de 256 GPU avec un tissu NVSwitch complet demande une expertise pointue. Les équipes MLOps et DevOps doivent maîtriser l'orchestration des workloads distribués, la surveillance de l'état de santé des liens, la gestion des pannes partielles. C'est un métier à part entière, qui explique l'essor de plates-formes managées — DGX Cloud, services équivalents chez les opérateurs — qui prennent en charge cette complexité pour le compte des utilisateurs.

Là encore, la tendance va dans le bon sens. Les outils d'orchestration s'enrichissent, la documentation se densifie, les retours d'expérience se diffusent dans la communauté. Les frameworks comme Megatron-LM, DeepSpeed ou NeMo, soutenus par NVIDIA et par la communauté open source, intègrent toujours plus d'optimisations automatiques qui tirent parti du matériel sans exiger de chaque développeur une connaissance fine de chaque génération de NVLink.

Conclusion : l'autoroute invisible de l'IA

NVLink et NVSwitch restent largement invisibles pour l'utilisateur final d'une application d'IA. Pourtant, sans eux, les grands modèles de langage, les systèmes de génération d'images, les moteurs de recommandation qui structurent notre quotidien numérique n'existeraient pas à cette échelle. Ce sont eux qui rendent possible l'assemblage de milliers de GPU en un système cohérent, capable d'entraîner et de servir des modèles que personne n'aurait imaginé il y a dix ans.

La trajectoire est claire : à chaque génération de GPU, NVIDIA pousse plus loin le débit, l'homogénéité et la couverture du tissu d'interconnexion. De 160 Go/s sur Pascal à 1 800 Go/s sur Blackwell, le chemin parcouru est considérable. Et les défis — énergie, coût, ouverture du marché — sont désormais pris en main par une industrie mature, qui innove en parallèle sur le refroidissement, la mutualisation cloud et la standardisation. Pour les équipes qui déploient l'IA en production, comprendre NVLink et NVSwitch n'est pas un détail technique : c'est une condition pour exploiter pleinement la puissance de calcul disponible.

L'infrastructure suit la montée en puissance des modèles, et les modèles suivent les possibilités de l'infrastructure. Ce cercle vertueux, alimenté par des sauts technologiques réguliers, laisse entrevoir une décennie d'IA encore plus performante, plus accessible et plus efficiente.

Sources

• NVIDIA, « NVLink & NVLink Switch », page officielle, nvidia.com/en-us/data-center/nvlink
• NVIDIA Developer Blog, « NVIDIA NVLink and NVIDIA NVSwitch Supercharge Large Language Model Inference », developer.nvidia.com/blog
• Wikipédia, « NVLink », article encyclopédique, en.wikipedia.org/wiki/NVLink
• FiberMall, « Understanding Nvidia's NVLink and NVSwitch Evolution », fibermall.com/blog
• NVIDIA, « Introduction to NVIDIA DGX H100/H200 Systems », documentation officielle, docs.nvidia.com/dgx
• NVIDIA Newsroom, « NVIDIA Announces DGX H100 Systems — World's Most Advanced Enterprise AI Infrastructure », nvidianews.nvidia.com
• NVIDIA Developer Blog, « NVIDIA Hopper Architecture In-Depth », developer.nvidia.com/blog
• NVIDIA, « NVIDIA Grace Hopper Superchip Architecture Whitepaper » (PDF), whitepaper GH200 (PDF)
• NVIDIA Developer Blog, « Advancing Performance with NVIDIA SHARP In-Network Computing », developer.nvidia.com/blog
• NVIDIA Developer Blog, « Using DeepSpeed and Megatron to Train Megatron-Turing NLG 530B », developer.nvidia.com/blog
• NVIDIA, « GB200 NVL72 », page officielle du système rack-scale, nvidia.com/en-us/data-center/gb200-nvl72
• The Next Platform, « The NVSwitch Fabric That Is The Hub Of The DGX H100 SuperPOD », nextplatform.com